万年历的设计与实现论文.doc

万年历的设计与实现论文 PAGE 万年历的设计与实现 摘要：本设计为一个多功能的万年历，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数，具有校对功能。本设计采用EDA技术，以硬件描述语言verilog HDL和VHDL为系统逻辑描述手段设计文件，在Quartus II工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于KH-310开发工具的万年历。系统主芯片采用EP1C12Q240C8，由主程序和BCD模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统通过控制能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、切换、扫描功能。 关键字：VHDL Verilog HDL EDA 万年历 目录 TOC \o 1-3 \u 一、绪论1 1.1选题背景1 1.2课题相关技术的发展1 1.3课题研究的必要性2 1.4课题研究的内容3 二、EDA技术4 2.1 EDA概述4 2.2什么是EDA4 2.3 EDA的特点5 三、FPGA简介7 3.1 FPGA概述7 3.2 FPGA开发编程原理7 3.3FPGA基本结构8 3.4 FPGA系统设计流程10 四、万年历设计方案13 4.1万年历的原理13 4.2 实验程序13 4.3 实验连接34 4.4 实验仿真与实现35 五、实验结论与研究展望37 5.1实验结论37 5.2研究展望37 致谢38 参考文献39 PAGE 1 PAGE 1 PAGE 1 PAGE 1 绪论 1.1选题背景 20世纪末，数字电子技术飞速发展，有力的推动了社会生产力的发展和社会信息化的提高。在其推动下，数字技术的应用已经渗透到人类生活的各个方面。从计算机到手机，从数字电话到数字电视，从家用电器到军用设备，从工业自动化到航天技术，都尽可能的采用了数字电子技术。而现代电子设计技术的核心是EDA技术。 本设计采用的VHDL和Verilog HDL是两种应用最为广泛硬件描述语言。前者具有很强大的功能，覆盖面广，描述能力强，支持门级电路的描述，也支持以寄存器、存储器、总线及其运算单元等构成的寄存器传输级电路的描述，还支持以行为算法和结构的混合描述为对象的系统级电路的描述。后者可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合、仿真验证和时序分析。而采用Verilog HDL进行电路设计的最大优点就是设计与工艺无关性。 本设计将从EDA中FPGA嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于FPGA的芯片系统与设计——万年历的设计与实现的必要性。 1.2课题相关技术的发展 当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别师大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低。同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。 美国Altera公司的可编程逻辑器件采用全新的结构和先进的技术，加上MaxplusII(或最新的QUARTUS)开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。 EDA技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工作。最终形成集成电子系统或专用集成芯片的一门新技术。 1.3课题研究的必要性 如今的时代是科技是第一生产力的时期。因此，新产品、新技术层出不穷，电子技术的发展更是日新月异。在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字化的钟表给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求。多功能，样式新颖已经成为数字钟的发展潮流。 1.4 课题研究的内容 本设计主要研究基于FPGA的数字钟，要求时间以24小时为一个周期,显示年、月、日、时、分、秒，可以对年、月、日、时、分及秒进行单独校对，使其校正到标准时间。因此，研究数字钟及扩大其应用，有着非常现实的意义。 二、EDA技术 2.1 EDA概述 EDA在通信行业（电信）里的另一个解释是企业数据架构，EDA给出了一个企业级的数据架构的总体视图，并