第三章字体的动态显示.ppt

第 3 章 存储器及其组成设计;;复习：存储器各个概念之间的关系;1.? 存储容量（Memory Capacity ） 存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息;2. 存取时间（Memory Access Time） 3．存储周期 (Memory Cycle Time) 4．可靠性 （Reliability） 5．功耗与集成度（Power Loss and Integration Level） 6．性能价格比(Cost Performance) 7．存取宽度 (Access Width) ;二.存储器分类:;;内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。 ;2.ROM:只读存储器， 所存信息只能读出,不能写入。 ;4.高速缓冲存储器Cache: Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置, 应用程序不能访问Cache，CPU内部也有Cache。;5.闪速存储器; 闪速存储器的工作原理;? 采用并行操作方式　　　　　　 ---双端口存储器　;1. 存储体 ? 一个基本存储电路只能存储一个二进制位。;动态存储器;1. 存储体 ? 将基本的存储电路有规则地组织起来，就是存储体。 ? 存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如：8118 16K*1（DRAM） 将各个字的 4位 组织在一个芯片中， 如：2114 1K*4 （SRAM） 将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。 2. 外围电路 为了区别不同的存储单元，就给他们各起一个号——给于不同的地 址，以地址号来选择不同的存储单元。 ——于是电路中要有 地址译码器、I/O电路、片选控制端CS、输出缓冲 器 等外围电路;故： 存储器（芯片） = 存储体 + 外围电路;(1) 地址译码;双译码方式——地址译码器分成两个，可减少选择线的数目。;(2) 驱动器 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。;(4) 片选 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。;(5) 输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。;3. 一个实际的静态RAM的例子——Intel 2114 存储器芯片;;动态存储器内部结构;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;1M容量的存储器 地址范围：00000H～FFFFFH 由20根地址线提供地址码。;例：容量为8KB（213B）的存储器地址范围：0000H～1FFFH，由13根地址线提供地址。;读存储器过程;写存储器过程;3.2 微型计算机系统中的存储器组织 ;;;A0 A12;字扩展法;2:4;CPU;两组存储器的地址分配： 第一组 A15 A14 ……A10 A9 A8 A7 …… A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组 A15 A14 ……A10 A9 A8 A7 …… A0 0 0 0 0, 0