出租车计价器VHDL程序与仿真..doc
文本预览下载声明
出租车计价器VHDL程序与仿真出租车计价器VHDL程序与仿真
--文件名:taxi.hd。--功能:出租车计价器。--最后修改日期:2004.4.9。library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity taxi isport ( clk_240? :in std_logic;?????????????????????????? --频率为240Hz的时钟???????????????????????? ?????? start :in std_logic;?????????????????????????????? --计价使能信号?????? stop:in std_logic;??????????????????????????????? --等待信号?????? fin:in std_logic;???????????????????????????????? --公里脉冲信号?????? cha3,cha2,cha1,cha0:out std_logic_vector(3 downto 0); --费用数据?????? km1,km0:out std_logic_vector(3 downto 0);????????? --公里数据??????????? ?????? min1,min0: out std_logic_vector(3 downto 0));?????? --等待时间?? end taxi;architecture behav of taxi issignal f_15,f_16,f_1:std_logic;???????????????????????? --频率为15Hz,16Hz,1Hz的信号signal q_15:integer range 0 to 15;?????????????????????? --分频器signal q_16:integer range 0 to 14;?????????????????????? --分频器signal q_1:integer range 0 to 239;?????????????????????? --分频器signal w:integer range 0 to 59;???????????????????????? --秒计数器 signal c3,c2,c1,c0:std_logic_vector(3 downto 0);????????? --制费用计数器signal k1,k0:std_logic_vector(3 downto 0);?????????????? --公里计数器signal m1:std_logic_vector(2 downto 0);???????????????? --分的十位计数器 signal m0:std_logic_vector(3 downto 0);???????????????? --分的个位计数器signal en1,en0,f:std_logic;???????????????????????????? --使能信号 begin
feipin:process(clk_240,start)begin? if clk_240event and clk_240=1 then???? if start=0 then q_15=0;q_16=0;f_15=0;f_16=0;f_1=0;f=0;???? else??????? if q_15=15 then q_15=0;f_15=1;????????? --此IF语句得到频率为15Hz的信号??????? else q_15=q_15+1;f_15=0;??????? end if;??????? if q_16=14 then q_16=0;f_16=1;????????? --此IF语句得到频率为16Hz的信号??????? else q_16=q_16+1;f_16=0; ??????? end if;??????? if q_1=239 then q_1=0;f_1=1;??????????? --此IF语句得到频率为1Hz的信号??????? else q_1=q_1+1;f_1=0;??????? end if;??????? if en1=1 then f=f_15;??????????????????? --此IF语句得到计费脉冲f??????? elsif en0=1 then f=f_16;
显示全部