fpga数字钟实训报告(具有8点报时,按键调时功能)..pdf

臣心一片磁针石，不指南方不肯休。——文天祥

桂林电子科技大学职业技术学院

FPGA应用实训报告

数字钟

学院（系）：电子信息工程系

专业：电子信息工程技术

学号：1212220217

学生姓名：李建军

指导教师：叶俊明

臣心一片磁针石，不指南方不肯休。——文天祥

桂林电子科技大学职业技术学院实训报告

目录

摘要2

1绪论3

2课题背景4

2.1设计任务与要求4

2.2设计目的4

2.3总体设计方案4

3程序方案论证5

3.1分频方案论证5

3.1.1分频模块方案I5

3.1.2分频模块方案II5

3.2计时模块方案论证6

3.2.1计时模块方案I6

3.2.2计时模块方案II6

3.3方案总结7

4系统软件设计7

4.1程序流程图7

4.2计时模块8

4.3闹钟模块8

4.4显示模块8

5系统硬件设计9

5.1FPGA的介绍9

5.1.1FPGA概述9

5.1.2FPGA基本结构9

5.2原理框图11

6调试12

6.1调时程序调试12

6.2闹钟程序调试12

总结13

致谢14

参考文献15

附录16

1

臣心一片磁针石，不指南方不肯休。——文天祥

桂林电子科技大学职业技术学院实训报告

摘要

数字钟是由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。

振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信

号的频率及稳定度，所以采用石英晶体振荡器。

分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一

定级数的分频器进行分频。

计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的制，分别

设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数

器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”

显示出