FPGA地多功能数字钟.doc

基于FPGA的多功能数字钟设计 摘要 本设计为一个多功能的数字钟，具有时、分计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主芯片采用EP1C3T144C8N，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分显示，由按键输入进行数字钟的校时功能。 关键词：数字钟；VHDL；FPGA Abstract The design for a multi-functional digital clock, with hours and minutes count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QuartusII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system chips used EP1C3T144C8N, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours and minutes respectively, using keys to modify digital clock. Keywords : digital clock; VHDL; FPGA 目录 TOC \o 1-3 \u 1 绪论 PAGEREF _Toc198728613 \h 1 1.1 选题背景 PAGEREF _Toc198728614 \h 1 1.1.1 课题相关技术的发展 PAGEREF _Toc198728615 \h 2 1.1.2 课题研究的必要性 PAGEREF _Toc198728616 \h 2 1.2 课题研究的内容 PAGEREF _Toc198728617 \h 3 2 FPGA简介 PAGEREF _Toc198728618 \h 4 2.1 FPGA概述 PAGEREF _Toc198728619 \h 4 2.2 FPGA基本结构 PAGEREF _Toc198728620 \h 4 2.3 FPGA系统设计流程 PAGEREF _Toc198728621 \h 7 2.4 FPGA开发编程原理 PAGEREF _Toc198728622 \h 8 3 数字钟总体设计方案 PAGEREF _Toc198728623 \h 10 3.1 数字钟的构成 PAGEREF _Toc198728624 \h 10 3.2 数字钟的工作原理 PAGEREF _Toc198728625 \h 11 4 单元电路设计 PAGEREF _Toc198728626 \h 13 5 实验结论与研究展望 PAGEREF _Toc198728638 \h 32 5.1 实验结论 PAGEREF _Toc198728639 \h 32 5.2 研究展望 PAGEREF _Toc198728640 \h 33 致谢 PAGEREF _Toc198728641 \h 34 参考文献 PAGEREF _Toc198728643 \h 41 1 绪论 现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。