23 硬件描述语言verilog hdl基础.ppt

2.4 VHDL的基本概念 1962年Iverson提出HDL(hardware description language, VHSIC:very high speed integrated circuit，上世纪80年代中期美国防部支持开发,有：IEEEStd1076-1987； IEEEStd1076-1993 VHDL的能力范围: system ,sub-system, chip level,register-trans-fer,gate level,circuit 提供VHDL的CAD工具公司 Altera , LATTLCE,XILIX, Cadence ,Mentor Graphics, Synopsys VHDL的优点 1.在希望的层次上可以对设计进行精确而简练的描述； 在不同的层次上都易于形成用于模拟和验证的设计描述； 2.语言标准、规范，易于共享和复用，便于修改； 可以作硬件和软件的联合设计，消除了硬件和软件开发时间上的间隔; 3、移植性强 VHDL是标准语言，设计描述可以被不同的工具支持； 4、可以使产品上市快，成本低 VHDL与ASIC器件结合，大大提高数字系统集成化速度，降低产品设计前期风险。 2.4.1 VHDL模块 逻辑模块：VHDL语言中的基本单元和最重要的抽象,它可以代表整个系统.1块电路板.1个芯片.1个单元或1个门电路 1个逻辑模块由1个实体（Entity）描述和1个结构（ Architecture ）描述组成 作用:用于逻辑图的描述和验证。 VHDL模块的定义 定义模块: 实体（Entity）描述：给模块命名，确定输入输出信号线 结构（ Architecture ）描述：输入和输出的关系。 使用：编译器接收网络描述文件并产生一个包含所有网络信息的输出文件 表达式与运算符 算术运算符及关键字 加+； 减 -； 乘 * ； 除 / ； 取模 MOD； 取余REM； 逻辑左移 SLL； 逻辑右移 SRL ； 乘方**； 取绝对值ABS；端口PORT; begin; end; in; out; entity; architecture; … 逻辑运算符 与AND； 或 OR； 与非 NAND； 或非 NOR； 异或XOR； 异或非XNOR； 非 NOT 关系运算符 相等=; 不等/=; 小于 ; 大于 ; 小于等于=; 大于等于=; 其他符号: 正+、负-、连接 、结束;、变量赋值:=、信号赋值=、注释--、文字说明＃、数据对象与类型隔离: 标识符 有效字符:英文字母(‘a’～ ‘ z’, ‘ A’～ ‘ Z’).数字(‘0’～‘9’)和下划线‘-’; 每个标识符是一个字符串，必须以英文字母打头，可具有任意长度; 下划线(‘-’)的前后必须有英文字母或数字，一行中不允许使用多于两个下划线; 标识符不区分大小写. Temporary_read_signal AOI4 b3 _basic_logic_function restart_2_ 例 2.4.2 并发运算 运算不考虑时间限制，无论何时输出随输入而变 not优先级最高 or and具有同等优先级 同级时按从左到右顺序运算 括号可增加优先级别 * 2.3.1 Verilog语言的基本语法规则 2.3.2 变量的数据类型 2.3.3 Verilog程序的基本结构 2.3.4 逻辑功能的仿真与测试 2.3 硬件描述语言Verilog HDL基础 硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。HDL是高层次自动化设计的起点和基础. 2.3 硬件描述语言 计算机对HDL的处理: 逻辑综合 是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。类似对高级程序语言设计进行编译产生目标代码的过程.产生门级元件及其连接关系的数据库，根据这个数据库可以制作出集成电路或印刷电路板PCB。 逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测.仿真器对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误，就再要对HDL描述进行及时的修改。 2.3.1 Verilog语言的基本语法规则 为对