数电课程设计-可控加法器的设计.pdf

电子科技大学 数字电路课程设计报告 可控加法器的设计 XX 20100210300XX XXX 20100210300XX 指导老师：XX 2012/5/21 摘要：本设计采用 4 位加法器 74x283 作为基本构造块，并利用 4 位二选一多路选择器 74X157 和其他一些简单的门电路，实现了8 位的可控加法器所要求的功能。 一、设计目标 设计一个8 位加法器，输入为8 位数据A、B、CIN，及控制信号S1、S0，输出为和S。 具体功能如下表所示 S1 S0 S （和） 0 0 B+A’+CIN 0 1 B+A+CIN 1 0 A’+CIN 1 1 B’+CIN 采用4 位加法器74x283 作为基本构造块，设计能实现以上操作的电路并验证。 总体的系统框图如图1-1所示。 Cin S[1:0] Cout 可控的8 位加法器 A[7:0] B[7:0] Sum[7:0] 图1-1 总体系统框图 二、设计方案推导论证 从系统框图可以看出，我们需要四个输入（数据组算一个输入）和两个输出。 使用4 位加法器很容易就可以构造出8 位加法器，只要级联一下就可以。所以这个设计 的重点在于怎么得到合适的8 位加法器的输入。由于Cin 输入是直接给定的，故不对其做考 虑，即是只要利用S[1:0]来得到我们所需要的对于 8 位加法器的输入就行。于是，整个可 控加法器可划分为两个部分，第一部分为数据选择，可细分为A 的数据选择和B 的数据选择， 第二部分为8 位加法器。此时可得分解后的框图，如图2-1 所示。 A 的 S[1:0] Cout 数据选择 A[7:0] 8 位加法器 Sum[7:0] S[1:0] B 的 数据选择 B[7:0] Cin 图2-1 分解的系统框图 对于8 位加法器，直接使用两个4 位的74X283 级联构成，低位的Cout 端接高位的Cin 端即可，简单实用。待加数的输入就是前级的A 和B 的数据选择输出。 对于A 的数据选择，从设计目标的功能表中可以看出，那个小的电路模块要根据S[1:0] 控制信号和原始数据组A，然后输出A，A 的非，或者0。为了实现这一功能，有两个方案。 方案一，使用简单与或非门固然可以，但这在设计过程中线路显得略多且较复杂。 方案二，由于要求输出的是A，A 的非，或者0，故可以使用2 个4 位二选一多路选择 器来构造成1 个8