数字图像处理实验——实验一.doc

报告内容：（目的和要求、原理、步骤、数据、计算、小结等） 实验一 静态图像采集 实验目的 了解DSK的工作原理。 了解FPGA进行静态图象采集的工作原理。 了解DSP的EDMA技术在静态数据采集中的作用。 了解DSP的中断技术。 了解SDRAM在静态视频中的作用。 了解DSP和FPGA在视频数据采集中的同步原理。 实验设备 计算机、6711DSK、视频板、CCS软件、Webpack软件 实验原理 本实验由视频采集卡上的FPGA和DSK共同完成对摄入图像的静态采集和显示，所为静态采集，就是可以选择采集一幅用户感兴趣的图像，把这幅图像保存到DSK板上的SDRAM中并完成显示。 视频图像由SAA7111进行AD变换和视频解码后输出CCIR601标准的视频数据流送给FPGA以及SDRAM，包括：16位图像数据（高8位为Y信号，低8位为UV信号交叉出现）；行同步信号hs（在行消隐期间为高电平，其他时间为低电平）；场同步信号vs（在场消隐期间为高电平，其他时间为低电平）；行参考信号href（行数据有效期间为高电平）。在PAL制下，标准的CCIR601视频数据为864点/行*625/场*50场，一场分为两帧，分别为奇数行和偶数行。其中每行有效数据为720个点，即herf\维持720个点。FPGA输出给AL250进行视频显示的信号也需要满足这一格式。根据这一格式，采集时FPGA将有效，的视频数据存入FPGA的OUTFIFO中，同时以行同步信号作为DSP的中断信号通知DSP取走FIFO中一行的数据。DSP收到中断信号后进入中断处理程序，用EDMA从FPGA的OUTFIFO中读取一行的数据到SDRAM中，再用EDMA将一行的数据从SDRAM搬到视频板INFIFO中。FPGA产生显示所需的同步信号和对INFIFO读取的控制信号，控制INFIFO中的数据和同步信号AL250完成显示功能。 为此在这个实验前，需要了解以下知识点： 视频图像的原理和应用 DSP原理和应用 FPGA原理和应用 实验步骤 复习有关图象动态采集的基础知识。 连接好摄相头、视频卡、FPGA下载电缆、6711DSK并口仿真电缆，上电。 双击桌面上的“Device Programming”图标，运行iMPACT进行FPGA程序的下载。 选择Configure device-下一步-Boundary Scan Mode-下一步-Automatic connect-下一步。系统将会自动检测下载电缆和FPGA芯片，找到后将会弹出选择下载文件对话框，选择 “exp\exp1”目录下的scapture.bit文件，右键选择Programming，开始FPGA程序的下载。 下载完成后，视频板上的D6、D7、D8指示灯点亮，D9闪烁表明FPGA下载成功。 连接DSK的并口电缆和计算机的并口，双击“CCS-DSK2（6000）”图标。进入CCS软件开发环境。 选择工具菜单中的File-Load Program..选项，用来下载DSP程序。 选择该选项后会出现一个弹出对话框，在该对话框中选择exp\exp1的Video.out文件。 下载完成后，选择工具菜单中的Debug-Run选项,来执行DSP程序 程序运行后按下视频板的复位按钮S2完成图像的静态采集，自动显示采集到的图像。 完成这个实验的完整实验报告。 五、源程序清单 #define EMIF_CE1 0#define Get_Switches ((*(int *)0x9008000024) 0x07) #define LED1_on *(int *)0= 0x0E000000 #define LED2_on *(int *)0= 0x0D000000 #define LED3_on *(int *)0= 0x0B000000 #define LEDs_off *(int *)0= 0#define N 16 extern cregister volatile unsigned int CSR; extern cregister volatile unsigned int IER; int *EER; int *ECR; int *ESR; int *CIPR; int *OPT_6, *SRC_6, *count_6, *DST_6, *index_6, *link_6, *OPT_reload_6, *SRC_reload_