多功能数字钟设计(Verilog语言编写).doc

多功能数字钟设计 院系：电光学院 班级：*** 学号： *** 姓名： *** 指导老师：*** 时间：2010.4.20. 摘要：利用QuartusII软件设计一个数字钟，利用模块化的程序设计思想，核心模块均采用Verilog语言编写（译码显示模块采用原理图设计），软件仿真调试编译成功后，再下载到SmartSOPC实验系统中。经过硬件测试，查找软件设计缺陷，并进一步完善软件，最终设计得到较为满意的多功能数字钟。 关键词：QuartusII; 多功能数字钟; 模块化; Verilog; 可编程; Abstract:Using the QuartusII software design a digital bell with the blocking method.The design takes theory drawing instead of Verilog language.After emluating and debuging successfully,translate and edit the code.Then,download the result to the programmable SmartSOPC system and test it in hardware.Realizing the soul of designing hardware by software. Keywords:QuartusII; digital bell; blocking method; VHDL; programmable; hardware 目录 设计内容简介………………………………………………………………………3 设计要求说明………………………………………………………………………3 方案论证（整体电路设计原理）……………………………………… 3 各子模块设计理……………………………………………………………………5 分频模块：……………………………………………………………………………… 5 计数模块：……………………………………………………………………………… 7 --校准模块程序实现：………………………………………………………………8 --秒计数模块程序实现：……………………………………………………………9 --分计数模块程序实现：……………………………………………………………10 --时计数模块程序实现：……………………………………………………………10 整点报时模块：………………………………………………………………………… 12 闹钟设定模块：………………………………………………………………………… 13 --闹钟调节模块程序实现：…………………………………………………………14 --输出信号选择模块程序实现：……………………………………………………14 彩铃模块：……………………………………………………………………………… 15 译码显示模块：………………………………………………………………………… 18 万年历模块：…………………………………………………………………………… 19 --日计数模块程序设计：……………………………………………………………20 --月计数模块程序设计：……………………………………………………………23 --年计数模块程序设计：……………………………………………………………23 --万年历波形仿真结果：……………………………………………………………25 结论： ………………………………………………………………………… 26 实验感想：……………………………………………………………………… 26 附图：………………………………………………………………………………… 27 设计内容简介 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、快速较秒等功能。在设计的电路具有上述基本功能的前提下，我又