数据结构与 同步触发器 .ppt

5.同步触发器的空翻 * * 5.2 同步触发器 5.2.1 同步RS触发器 5.2.2 主从RS触发器 5.2.3 CMOS主从D触发器 5.2.4 边沿D触发器 结束 放映 复习 触发器有什么特点？ 请画出与非门实现的基本ＲＳ触发器的电路图。 请列出基本ＲＳ触发器的功能表。 什么叫现态？次态？ 基本RS触发器的触发方式？ 5.2 同步触发器 基本RS触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状态更新。措施： 同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。 5.2.1 同步RS触发器 1.电路组成及逻辑符号 图5-6 同步RS触发器 （a） 逻辑电路 （b）逻辑符号 在CP=0期间，G3、G4被封锁，触发器状态不变。 在CP=1期间，由R和S端信号决定触发器的输出状态。 结论：触发器的动作时间是由时钟脉冲CP控制的。 触发方式：电平触发方式 只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。 2. 工作原理(仿真运行图5－7) 3. 功能表（在CP=1期间有效） 现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。 表5-2 同步RS触发器功能表 R为高电平有效触发 S为高电平有效触发 R、S不允许同时有效 4. 工作波形（又称为时序图，设初态为0 ） 图5-7 同步RS触发器的时序图 置1 保持 置0 置1 仿真 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 图5-8 同步RS触发器的空翻现象 1 2 3 下面介绍几种能克服空翻的触发器。 仿真 5.2.2 　主从RS触发器 1.电路组成及逻辑符号 图5-9　 主从RS触发器 （a） 逻辑电路 （b）逻辑符号 主触发器：同步RS触发器（FF2），其状态由输入信号决定 从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定 表示触发器靠CP下降沿触发 表示主从触发方式 2. 工作原理 （1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由R和S来决定。 （2）当CP由1跳到0时（或称CP脉冲下降沿到来时），主触发器FF2的输出状态保持不变，从触发器FF1的输出状态由FF2的状态决定。此时，由于CP=0，输入信号R和S被封锁。 可知，主从触发器分两步工作： 第一步，CP=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状态保持不变。 第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。 在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。 触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。 优点：克服了空翻，提高了工作的可靠性。 3. 功能表（只在CP从1变为0时有效） 表5-3 主从RS触发器功能表 S和R都为高电平有效触发 功能与同步RS触发器完全相同 。 4. 工作波形（又称为时序图，设初态为0 ） 图5-10　主从RS触发器的时序图 置1 置0 置1 5.2.3 　CMOS主从D触发器 1.电路组成及逻辑符号 图5-11　CMOS主从D触发器 （a） 逻辑电路 （b）逻辑符号 表示触发器靠CP上升沿触发 2. 工作原理 （1）当CP=1时，主触发器的TG1导通、TG2截止，输入信号D送入主触发器。从触发器的TG3截止，TG4导通，从触发器保持原态。 （2）当CP由1跳变到0时，TG1截止、TG2导通，输入信号通道被封锁，主触发器的状态不变。从触发器的TG3导通、TG4截止，主触发器的状态送入从触发器。 　可知，工作过程分为两步： 　第一步，CP=1时，主触发器接收D的信号，并有Q′=D，而从触发器是维持原来的状态不变。 　第二步，CP从1变为0，主触发器的状态送入从触发器，使Q =Q′。在CP=0期间，输入信号不能进入主触发器。 触发方式：主从触发方式（CP下降沿有效）。　　该触发器是靠CP的