第2章MCS–51单片机的硬件结构.ppt

内部数据存储器 （a） 外部数据存储器 （b） MCS-51单片机存储器空间分配 特 殊 功 能 寄 存 器 00H 1FH 20H 2FH 30H 7FH 80H FFH 80H 88H 90H 98H A0H A8H B0H B8H D0H E0H F0H 特殊功能寄存器中位寻址 外部 ROM 内部 ROM (EA=1) 外部 ROM (EA=0) 0000H 0000H 0FFFH 0FFFH 1000H FFFFH 外 部 RAM (I/O口 地址) 0000H FFFFH 程序存储器 （c） 工作寄存器区 位寻址区 通用RAM区 返回 多路开关 功能：用于控制选通I/O方式还是地址/数据输出方式 方式控制：由内部控制信号产生 输出锁存器 两个输入缓冲器(BUF1和BUF2) 推拉式I/O驱动器 2.5 并行I/O端口 复习 共有4个8位双向I/O口，共32口线。每位均有自己的锁存器(SFR)，输出驱动器和输入缓冲器。 2.5.1 P0口位图内部结构 BUF2 BUF1 3、P0R1为读锁存器信号，执行“ANL P0,#0FH”时该信号有效 4、P0R2为读引脚信号，执行“MOV A,P0”时该信号有效 6、读引脚（端口）时，输出锁存器应为“1” 说明： 1、当控制信号为0时，P0口做双向I/O口，为漏极开路（三态） 2、控制信号为1时，P0口为地址/数据复用总线 Q Q D C Vcc 控制 AD0 P0R1 P0R2 D0 P0W 图1、P0口内部结构 读锁存器 读引脚 锁存器 内部总线 写锁存器 地址/数据 P00 多路开关 1 0 P0口： 作输出口时，外须接上拉电阻，才能输出“1” P0~P3作为输入口使用时，必须先向其锁存器写入“1”。（使下FET截止） 例: MOV P1,#0FFH MOV A,P1 2.5.2 P1口内部结构 通用I/O口，内部结构如图2所示 输出部分有内部上拉电阻。 其他部分与P0端口使用相类似（读引脚时先写入1）。 输出 数据 读端口 2.5.3 P2口内部结构 通用的I/O/A15~A8高地址线 2.5.4 P3口内部结构 说明： 1、做普通端口使用时，第二功能应为“1”。 2、使用第二功能时，输出端口锁存器应为“1”。 3、牢记第二功能 1 输出I/O口 1 读I/O口 1 1 第二功能输出 第二功能输入 通用I/O口/第二功能 引脚 转义引脚 功能说明 P3.0 RXD 串行数据接收端 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 P3.3 INT1 外部中断1请求 P3.4 T0 计数器0外部输入 P3.5 T1 计数器1外部输入 P3.6 WR 外部数据存储器写 P3.7 RD 外部数据存储器读 P0.3 地址锁存器 CB I/O A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 DB AB P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RESET P3.0 P3.1 P3.3 P3.4 P3.5 P3.6 P3.7 VSS VCC P0.0 P0.1 P0.2 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P3.2 MCS-51片外总线结构示意图 返回 MCS-51单片机片外总线 P0.4 返回 单片机 8031 P2.0 P2.1 P2.2 A8 A9 A10 ALE RD 74LS 373 G 6264 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 O3 O4 O5 O6 O7 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 OE CE Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 D0 D1 D2 D3 D4 D5 D6 D7 WE WR P2.7 P2.3 P2.4 A11 A12 6264 WE 单片机 8031 P2.0 : . A8 . . ALE RD 74LS 373 G A7 . . A0 P0.0 : P0.7 OE CE Q0 . . Q7 D0 . . D7 A12 P2.4 WR D7 . . D0 2.6 时钟电路 时钟电路用于产生单片机工作所必需的时钟控制信号。 2.6.1 时钟电路 时钟频率直接影响单片机的速度，电路的质量直接影响系统的稳定性。常用的时钟电路有两种方式：内部时钟方式和外部时钟方式。 一、内部时钟方式