模拟电路CPFT良率分析及成品率提升策略.pdf

f删删㈣删㈣㈣‘ Y1 f 972芗岩。百’ 摘 要 半导体良率在整个半导体制造过程中占有相当重要的地位，良率的高低代表 着制程能力的好坏。对于企业而言，有高的良率就代表着制程相当稳定，可以为 企业减少不良品的损失，进而提高企业的利润。 本文首先讲述了良率与中测及成测的基础知识，接着提出了中测(CP)时良率 目标值的确定方法，并深入分析了中测出现的各种失效模式。随后总结了成测(FT) 良率降低的原因，并分析了封装漂移对FT良率的影响。接下来以各种丰富实用 的案例来印证以上的分析，最后提出了成品率提升策略。 关键词：中测成测良率提升 中图分类号：TN3 Abstract Semiconductoran r01einthe yieldplaysimportant The leveldenotesthe yield processability．Highyield ttothe researchwi11discoVerthelow profi company．The and testsandthe byCP(wafertest) FT(finaltest) countermeasures． corresponding wereviewdthefundamentalsofIC andCP＆FT Firstly yield tests，then the todefinethe oftheCP various proposedapproaches target yield，the failuremodesofCP10w rootcauseofFTlow andthe yield，the yield defectof shift．Andthenwe several package performed practical casesto theCPlow thatwe verify yieldanalysismentioned， engineering and comeoutthe enhancementmethods． finally yield CPFT enhancement Keywords： yield ClassificationCode：TN3 2 好坏，能够了解良率并预测良率，便能控制与管理良率；对于企业而言，有高的 良率就代表着制程相当稳定，可以为企业减少不良品的损失，进而提高企业的利 润。集成电路芯片制造的固有特性是制造过程缺陷的不可恢复性。有缺陷的硅片 或芯片将不可能得到恢复，整个硅片上很低的缺陷密度也会造成合格率的可观损 失，因此半导体良率的研究便显得尤为重要。 随着中国集成电路产业的发展，特别是当半导体制造水平向45纳米以下发 展时，成品率提升也随着线宽的