EDA课程设计—时钟.docx
文本预览下载声明
PAGE \* MERGEFORMAT 1
EDA
课程设计
姓名： 王 亮
学号：2012118064
班级：1211自动化
设计题目
多功能数字钟电路设计
设计任务及要求
多功能数字钟应该具有的功能有：显示时—分—秒、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。
在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从0~59，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码（BCD码）显示个位，对于小时因为他的范围是从0~23，所以可以用一个2位的二进制码显示十位，用一个4位的二进制码（BCD码）显示个位。
实验中由于七段码管是扫描的方式 显示，所以虽然时钟需要的是1Hz时钟信号，但是扫描需要一个比较高频率的信号，因此为了得到准确的1Hz信号，必须对输入的系统时钟50Mhz进行分频。
调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时；S2调整分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00—00—00。
三．基于Verilog HDL语言的电路设计、仿真与综合
（一）顶层模块
本程序采用结构化设计方法，将其分为彼此独立又有一定联系的三个模块，如图1所示：
图1：顶层结构框图
（二）子模块
1.分频器
分频器的作用是对50Mhz的系统时钟信号进行分频，得到频率为1000hz的信号，作为显示器的输入信号。
源程序如下：
module fenpin(input CP, output CPout );
reg CPout;
reg [31:0] Cout;
reg CP_En;
always @(posedge CP ) //将50MHz分频为1kHz
begin
Cout = (Cout == 32d50000) ? 32d0 : (Cout + 32d1);
CP_En = (Cout == 32d50000) ? 1d1 : 1d0;
CPout = CP_En;
end
endmodule
功能仿真波形如图2所示(以五分频为例)：
2.控制器和计数器
控制器的作用是，调整小时和分钟的值，并能实现清零功能。计数器的作用是实现分钟和秒钟满60进1，小时则由23跳到00。当到达59分55秒的时候，LED灯会闪烁来进行报时。因为控制器和计数器的驱动信号频率均为1Hz，故从分频器输出的信号进入控制器后，要进行二次分频，由1Khz变为1Hz。
if(Clk_En
if(Clk_En)
begin
if(R1==1)
begin
if(Hour24)
Hour=Hour+1;
if(Hour==24)
begin
Hour=0;
end
R1=0;
end
if(R2==1)
begin
if(Minute60)
Minute=Minute+1;
if(Minute==60)
begin
Minute=0;
if(Hour24)
Hour=Hour+1;
if(Hour==24)
begin
Hour=0;
End
end
R2=0;
end
if(Second60)
Second=Second+1;
if(Second==60)
begin Second=0;
if(Minute60)
Minute=Minute+1;
module kongzhiqi( CPout,S1,S2,RET,
Hour,Minute,Second,LED );
input CPout,S1,S2,RET;
output [5:0] Hour;
output [5:0] Minute;
output [5:0] Second;
output LED;
reg [5:0] Hour;
reg [5:0] Minute;
reg [5:0] Second;
reg R1;
reg R2,R8,LED;
reg [10:0] Cout;
reg Clk_En;
always@(posedge CPout)
begin
if(S1==0)
begin
R1=1;
end
if(S2==0)
begin
R2=1;
end
if(RET==0)
begin
R8=1;
end
Cout=(Cout==32d1000)?32d0:(Cout + 32d1);
Clk_En=(Cout==32d1000)?1d1:1d0;
LED=1;endelse
LED=1;
end
else
LED=0;
if(R8==1)//清零
be
显示全部