MAX PLUS_II软件.ppt

* 编辑：若所创建的逻辑符号不能清楚表示符号内容的话，可通过File菜单中的Edit Symbol命令对逻辑符号进行编辑。 * MAX+PLUS II 编译器可以检查项目中的错误并进行逻辑综合，将项目的最终设计结果下载到Altera器件中去，并为仿真和编程产生输出文件。 定时网表提取器能创建一个模拟器网表文件，该文件包含许多逻辑信息和时间信息，用于模拟、延时预估和定时分析器的输入。 * 报告文件（.rpt）由编译器的适配模块产生，能显示出所编译项目使用器件资源的情况，编译器允许指定应包含于报告文件中的信息。 选择All，指明要在报告文件中生成所有信息。 * JTAG——Joint Test Action Group JTAG是英文“Joint Test Action Group（联合测试行动组）”的简写，该组织成立于1985 年，是由几家主要的电子制造商发起制订的PCB 和IC 测试标准。JTAG 建议于1990 年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。自从1990 年批准后，IEEE 分别于1993 年和1995 年对该标准作了补充，形成了现在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要应用于：电路的边界扫描测试和可编程芯片的在系统编程。 标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 * 对于利用FLEX器件设计的项目，编译之后将自动产生一个SRAM目标文件（.sof） 如果需要配置多个FLEX器件的FLEX链，在FLEX菜单中打开Multi-Device-FLEX Chain，然后选择Multi-Device-FLEX Chain Setup，按照电路板上的顺序添加FLEX编程文件。 对FLEX器件编程要按Cofigure按钮而不是Program按钮。 * LPM（Library of Parameterized Modules）——参数化的模块库。LPM最初是作为EDIF标准的附件出现的。 EDIF（Electronic Design Interchange Format），EDIF文件是EDA厂商之间和EDA厂商与IC厂商之间传递设计信息的标准文件格式。 画过电路原理图和PCB的朋友一定知道，原理图文件绘制完毕后需要“生成网表”，进行PCB布局布线之前先要“引入网表”，这样才能建立原理图文件和PCB文件之间的“逻辑映射关系”。EDIF文件就是网表文件的一种格式。 在LPM标准提出之前，对于某些逻辑的描述没有统一的标准，描述方法都是工艺相关（Technology dependent）的，所以综合工具生成的EDIF文件不具备可移植性。 在采用了LPM标准之后，对于LPM库中包含的逻辑，所有的综合工具都采用同一种行为描述方法，生成相同的EDIF文件，实现设计输入和网表的正确映射；实现工具包含各自工艺库与LPM库之间的唯一映射关系，从而能够“读懂”包含LPM描述的EDIF文件，实现网表和工艺实现之间的正确映射。这样一来，EDID文件在不同的实现工具之间移植就不成问题了。（LPM并不是唯一的解决方法，比如现在的EDA工具之间往往互相支持对方特定的库文件和网表格式，尤其像Synplicity这样的专业EDA公司，同时支持许多公司的器件和网表格式和宏单元；而Altera和Xinlinx就不能互相支持） * 2.2 Max＋plusⅡ的设计流程 设计输入 编 译 在系统测试 器件编程 修改设计 仿真与定时 分析 设计要求 系统产品 可以采用原理图输入、HDL语言描述、EDIF网表输入及波形输入等几种方式。 对设计项目进行网表提取、逻辑综合、器件适配以及延时信息的提取，生成报告文件、延时信息文件及编 程文件，供仿真和编程使用。 包括功能仿真、时序仿真和定时分析。通过这一步来检验证设计项目的逻辑功能，延时情况。 用编程器将经过仿真确认后的编程文件下载到实际芯片中，测试芯片在系统中的实际运行性能。 * 2.3 逻辑设计的输入方法 MAX+PLUS II 管理器窗口 项目名称 项目路径 MAX+PLUS II 管理器菜单条 工具条 下拉菜单 * 2.3.1 原理图设计输入方法 1. 指定设计项目名称 选择目录 输入项 目名称 在 File 菜单中选择 Project Name… * 2. 建立一个新的图形文件 在 File 菜单中选择 New… 选择 Graphic Editor File，然后按下OK按钮，将会出现一个无标题的图形编辑窗口，如下 2.3.1 原理图设计输入方法 * 图形编辑器窗口 工作区域 最大化按钮 文本工具