文档详情

数字时钟课程设计报告.doc

发布:2016-12-27约字共10页下载文档
文本预览下载声明
浙江海洋学院 《数字时钟》课程设计报告 学院(部) 专 业 班 级 学生姓名 学 号 指导教师(签字) 目录 一摘要 1 二关键词 1 三技术要求 1 四系统综述 2 五单元电路设计 3 5.1、译码显示电路 3 5.2、60进制计数器 4 5.3、24进制计数器 4 5.4、校时电路 5 5.5整点报时电路 6 5.6、总电路 7 六结束语 8 七.参考书 8 一摘要 数字电子钟是一种用数字显示秒﹑分﹑时的记时装置,与传统的机械时钟相比,它一般具有走时准确﹑显示直观﹑无机械传动装置等优点,因而得到了广泛的应用:小到人们的日常生活中的电子手表、电子闹钟,大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。,用74HC160(10进制计数器)、74HC200(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示,构成简单数字时钟。 二关键词 数字时钟、校时、整点报时 三技术要求 1、能显示24小时制的时、分、秒(23小时59分59秒); 2、具有校时功能,可以分别对时或分进行单独校时,使其校正到标准时间;。 3能进行整点报时。 四系统综述 数字时钟电路是一个典型的数字电路系统,其由时、分、秒计数器以及校时和报时电路组成。其主要功能为计时、校时、报时。利用60进制和24进制递增计数器子电路构成数字时钟系统,由2个60进制同步递增计数器完成秒、分计数,由1个24进制同步递增计数器完成小时计数。秒、分、时计数器分别都以两个74HC160同步级联而成,秒、分、时计数器之间采用异步级联的方式。 显示器 显示器 显示器 译码器 译码器 译码器 24进制 60进制 60进制 时计数器 分计数器 秒计数器 报时电路 校时电路 校分电路 脉冲 图1. 设计框架 五单元电路设计 5.1译码显示电路。 由译码器74HC4511和显示器7SEG-MPX1-CA构成,译码器将计数器传送过来的信号翻译成相应的数字传送给显示数码管。电路图如下: 5.2、60进制计数器 分和秒的计数器为60进制计数器,该计数器有两片74HC160十进制计数器U1、U2和一片74HC20与非门组成。将一片74HC162设计成10进制加法计数器,另一片设置6进制加法计数器。两片74HC160按反馈置数法串接而成。秒计数器的十位和个位,输出脉冲除用作自身置数外,同时还作为分计数器的输入脉冲。下图电路即可作为秒计数器,也可作为分计数,电路图如下: ? 5.3、24进制计数器? 由两片74HC160构成的24进制计数器,将一片74HC160设计成4进制加法计数器,另一片设置2进制加法计数器。既个位计数状态为Qd?Qc?Qb?Qa?=?0100十位计数状态为Qd?Qc?Qb?Qa?=?0010时,要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的置数端,使计数器清零,从而构成24进制计数器。电路图如下:? 5.4、校时电路 当按下SA键时,对时校时;当按下SB时,对分校时,并且不对时产生影响。 5.5整点报时电路。 设四声低音(500HZ) [1] 杨素行.模拟电子技术基础简明教程[M].北京:高等教育出版社.2006年. [2] 余孟尝.数字电子技术基础简明教程[M].北京:高等教育出版社.2006年 [3] 何小艇,等.电子系统设计[M],杭州
显示全部
相似文档