频率与相位测量系统控制电路的VHDL设计开题报告.doc

Aa毕业论文（设计）开题报告书 2008年 3 月 15 日 院（系） 物理系 专 业 电子信息工程 姓 名 Aaa 学 号 200800802004 论文（设计）题目 频率与相位测量系统控制电路的VHDL设计 一、选题目的和意义 随着相位测量技术广泛应用于国防、科研、生产等各个领域，对相位测量的要求也逐步向高精度、高智能化方向发展，在低频范围内，相位测量在电力、机械等部门有着尤其重要的意义，对于低频相位的测量，用传统的模拟指针式仪表显然不能够满足所需的精度要求，随着电子技术以及微机技术的发展，数字式仪表因其高精度的测量分辨率以及高度的智能化、直观化的特点得到越来越广泛的应用，频率与相位测量系统的设计掌握并熟悉数字系统的设计过程，为以后从事这方面的工作奠定基础。新一代PLD器件MAXII，0.18um falsh工艺，采用FPGA结构,配置芯片集成在内部，普通PLD一样上电即可工作容量比上一代大大增加，内部集成一片8Kbits串行EEPROM，增加很多功能Altera的主流FPGA分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Cyclone，CycloneII；一种侧重于高性能应用，容量大，性能能满足各类高端应用，如Startix，StratixII等Cyclone的0.13um工艺,1.5v内核供电CycloneII采用 90nm工艺，1.2v内核供电，提供硬件乘法器单元Stratix的0.13um工艺1.5v内核供电集成硬件乘加器StratixII的90um工艺，1.2v内核供电，大容量高性能FPGA;随着EDA开发软件的发展，使得应用PLD和FPGA器件格局需要设计专用集成电路的成本越来越低，可实现系统的复杂度也越来越高，其科技含量越来越高。随着不同领域对频率与相位测量系统控制电路的技术及智能化要求不断提高，利用VHDL进行设计并在CPLD/FPGA上加以实现的各种应用已经广泛流行，新思路新概念的系统不断出现，测量精确度和技术指标越来越高，实现更加容易。 三、课题设计方案 设计思路：频率与相位测量系统系统 四、计划进度安排 第一阶段：（第一至三周）确定研究课题，搜集分析整理资料，定设计方案，撰写开题报告。 第二阶段：（第四至七周）根据开题报告制定的设计思路和划分的功能模块完成VHDL设计。做好中期检查准备，并向指导老师汇报。 第三阶段：（第八至十二周）根据提出的修改意见和建议，进一步完善设计的修改。将各组合完成控制器电路系统的设计并仿真，根据仿真结果分析是否达到设计要求。 第四阶段：（第十三至十四周）撰写毕业论文设计初稿，交指导老师审阅，根据提出的内容或格式方面的修改意见和建议，进一步完善设计的修改。 第五阶段：（第十五周）送评阅教师审查，准备进行答辩。 五、主要参考文献（只列出最重要的5—6种） [1] 梁玉红，黄晓林 基于EDA技术的CPLD/FPGA应用前景 湖北汽车工业学院电气工程系论文[2]张洪润，易涛.单片机应用技术教程（第二版）.北京：清华大学出版社，2003 [3] 陈意军，王迎旭 CPLD在频率测控系统中的应用 半导体技术 第26卷第12期.2001年12月.[4] 赵曙光、郭万有、扬颂华。可编程逻辑器件原理、开发与应用。西安电子科技大学出版社。2001年4月。[5]Http://www. A /2004.Altera Corporation.Data Book 2003. 指导教师意见及建议： 签名： 年 月 日 教学单位领导小组审批意见： 组长签名： 年 月 日