广工数字电子时钟课程设计报告..doc

课 程 设 计 课程名称 数字电子技术课程设计 题目名称 功能数字钟的电路设计 学生学院 物理与光电工程学院 专业班级 电子科学与技术 14级4班 学 号 ___________ 学生姓名 ______ 目录 1.设计题目：功能数字钟的电路设计 1 2.设计任务和要求 1 2.1设计任务与要求 1 3.原理电路和程序设计 1 3.1方案比较 2 3.1.1 振荡器方案比较 2 3.1.2 计数器方案比较 3 3.1.3 译码器方案比较 3 3.1.4 整点报时电路方案比较 3 3.2单元电路设计 3 3.2.1 时钟源单元电路设计 3 3.2.2 计数器单元电路设计 4 3.2.3译码单元电路设计 7 3.2.4 校时单元电路设计 8 3.2.5 整点报时单元电路设计 9 3.2.6 闹钟功能单元电路设计 9 4. 电路和程序调试过程与结果 10 4.1 仿真调试过程与结果 10 4.2 电路调试过程与结果 11 5. 总结 12 5.1 设计的优点和不足 12 5.2 改进方案 12 5.3 心得体会 12 6. 附件 13 6.1 元件清单 13 6.2实物图 14 6.3 电路总图（不包括闹钟电路） 15 6.4 IC芯片引脚图 16 6.5 参考文献 17 1设计题目：功能数字钟的电路设计 数字钟是采用数字电路实现“时”，“分”，“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。 2.设计任务和要求 2.1设计任务和要求 1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2）具有校准时、分的功能。 3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。 选做： 4）闹钟功能，可按设定的时间闹时。 2.2 设计目的 1) 掌握数字钟的设计、组装与调试方法。 2）熟悉集成电路的使用方法 3.原理电路和程序设计 数字钟是一个将“?时”，“分”，“秒”显示于人的视觉器官的计时装置。 ??????????????图3.2.1 74LS90引脚图 按照下图的接法，用两个74LS90芯片分别构成60进制和24进制计数器。 图3.2.2 60进制计数器 图3.2.3 24进制计数器 60进制计数器作为秒计时模块和分计时模块，而24进制计数器则作为时计时模块。 3.2.3译码单元电路设计 译码部分使用CD4511芯片作为七段共阴数码管的译码芯片，引脚图如图3.2.4 4511功能介绍： A、B、C、D——BCD码输入端。 QA、QB、QC、QD、QE、QF、QG——译码输出端。 LT——测试输入端，LT =1时，译码输出全为1。 BI——消隐输入端，BI=1时，译码输出全为0。 LE——锁定端，LE=1时，译码器处于锁定（保持）状态，译码器输出保持在LE=0时的数值。当LE=0，LT=0，BI=0时为正常译码。 CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。而限流电阻要根据电源电压来选取，电源电压5V时使用300Ω的限流电阻。 图3.2.6 其中J1为分校正开关，J2为时校正开关。考虑到实际校时问题，校时脉冲采用2Hz脉冲。 其中开关J1和J2的功能表如下： J1 J2 功能 1 1 计数 1 0 校时 0 1 校分 3.2.5 整点报时单元电路设计 设计任务要求整点报时为响一秒，所以需要用单稳态触发器构成延时电路，设计如图3.2.7所示。 图3.2.7 其中555定时器连接成单稳态触发器，延迟时间Tw 可以通过R1与C2 来控制。Tw=1.1RC，所以R1为91kΩ，C2为10μF，Tw约为1s。当有进位脉冲时，555构成的单稳态触发器延迟1s，蜂鸣器鸣叫1s。 3.2.6 闹钟功能单元电路设计 由于使用数字IC芯片作为逻辑控制，所以闹钟功能只能预先设定好指定时间，不然则难以连线。本设