本设计的研究背景和研究任务-浙江大学现代教务管理系统.doc

本 科 生 毕 业 论 文（设计） 文献综述和开题报告 姓名与学号李来扛3071102004 指导教师冉立新 年级与专业07级信息与通信工程（通信工程） 所在学院信息与电子工程学系  一、题目：高精度程序控制超声信号源的设计与实现 二、指导教师对文献综述和开题报告的具体内容要求： 文献综述： 从SCI、EI、维普、Google等中外数据库和搜索网站查找DDS频率综合器的发展过程、近期进展、设计指标、方法、工具等相关文献，读后给出文献综述。 文献翻译：A. AD9834: 20 mW Power, 2.3 V to 5.5 V,75 MHz Complete DDS。 开题报告： （1）综述本设计的研究背景和研究任务； （2）有关DDS的发展过程、近期进展、设计指标、方法、工具等的文献综述； （3）本次设计的设想、方案和预定指标； （4）列出参考文献。 指导教师（签名） 年 月 日 目 录 文献综述 1 开题报告 9 文献翻译 12  文献综述 研究背景 在现代科研、通信系统、教学试验以及各种电子测量技术中，常常离不开一个高精度、频率可变的信号源，并且要求由数字信号来控制，这就是数字式频率合成器。频率合成虽不是一项新技 研究任务 本设计是基于单片机和DDS的信号发生器，产生不同频率的正弦波和方波，要实现的频率范围是20~200kHz，频率步进为1Hz，波形幅度范围为0~3V。 如果时间允许会进一步提高输出频率范围和准确度以及系统可靠性。 J.Tierney等人撰写的“A DIGITAL Frequency Synthesizer”一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成器，称之为直接数字频率合成器（DDS）。但是限于当时微电子技术和数字信号处理技术，它的性能指标尚不能与已有的技术相匹敌，故未受到重视。随着超大规模集成电路集成工艺的高速发展，使直接数字频率合成器得到了质的飞跃，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比【3】。但是由于DDS数字化实现的固有特点，决定了其输出频谱杂散较大，从20世纪80年代末开始，通过深入的研究认识了DDS杂散成因及其分布规律后，对DDS相位累加器进行了改进，ROM数据进行了压缩，使用了抖动注入技术以及对DDS工艺结构和系统结构进行了改进。这些改进技术促使了AD、Qualcomm、Stanford电路由相位累加器、加法器、波形存储器ROM、D/A 转换器（DAC）和低通滤波器（LPF）组成。DDS 的工作原理实质上是以数控的方式产生频率、相位可控制的信号波形。相位累加器由N 位全加器和N 位寄存器级联而成，对代表频率的二进制码进行累加运算。波形寄存器是一个可编程只读存储器（PROM），以供查表使用，读出的数据送入D/ A 转换器和低通滤波器。工作过程为：每来一个时钟脉冲fclk，N 位加法器将频率控制数据与寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据相加；另一方面输出N 位作为取样地址值送入波形存储器，波形存储器根据这个地址输出相应的波形数据。最后经D/A 转换器和低通滤波器将波形数据转换成所需要的模拟波形。相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满时就会产生一次溢出，这样就完成了一个周期，该周期就是DDS 信号的频率周期。其输出频率、频率分频率和相位增量关系式分别为： （1-3） 其中：K 为频率控制字，N 为相位累加器位数，fc为时钟频率。 中国科学院半导体研究所科研人员在新型高速直接数字频率合成( DDS)芯片研制中取得突破性进展，采用0.35um常规互补金属氧化物半导体电路(CMOS)工艺，研制出合成时钟频率达2kMHz的新一代不需要只读存储器的低功耗直接数字频率合成(ROM—LESS DDS)高速芯片。目前，这种CMOS DDS结构方式的芯片速度指标处于国际同类芯片领先地位 ，此前国际上报道的类似芯片的合成时钟频率仅为1.2kMHz。同时，半导体所科研人员还提出并流片验证了一种新型融入∑／△技术的DDS芯片。 这种方式的实现，意味着该实验室目前已具备了在