《第六章 ARM存储系统》.pdf

第六章 ARM存储系统 ARM 的存储体系 鲁东大学 LUDONG UNIVERSITY ARM汇编程序结构-基本知识（1） ARM 的存储体系与通用计算机大致相同，可以抽象成 一个呈金字塔型的存储结构。 金字塔的最高层为寄存器组； 第2层是片内Cache，写缓存，TCM，片内SRAM； 第3层是板卡级SRAM，DRAM和SRAM； 第4层是NOR型和NAND型闪速存储器； 第5层为最低层，是硬盘驱动器和光盘驱动器。 协处理器CP15 鲁东大学 LUDONG UNIVERSITY ARM汇编程序结构-基本知识（1） ARM处理器支持16个协处理器。在程序执行过程中，如果一个 协处理器的指令执行时得不到硬件支持，则将产生一个未定义指 令异常中断。 CP15即系统控制协处理器（System Control Coprocessor)。 在ARM中，诸如Cache配置、写缓存配置之类的存储系统管理工 作由协处理器CP15完成。在一些没有标准存储管理的系统中， CP15是不存在的。在这种情况下，针对协处理器CP15的操作指 令将被视为未定义指令。 CP15可以包含16个32位寄存器，其编号为CP0~CP15。 MCR，ARM寄存器到CP15寄存器的数据传送指令 MRC，CP15寄存器到ARM寄存器的数据传送指令 协处理器CP15的寄存器 鲁东大学 LUDONG UNIVERSITY 编号 基本作用 在MMU中的作用 在PU中的作用 C0 ID编号 ID和Cache类型 C1 控制位（可读可写） 各种控制位 C2 存储保护和控制 地址转换表基地址 可用高速缓存控制位 C3 存储保护和控制 域访问控制位 可用缓存区控制位 C4 存储保护和控制 保留 保留 C5 存储保护和控制 内存失效状态 访问权限控制位 C6 存储保护和控制 内存失效地址 保护区域控制 C7 高速缓存和写缓存 高速缓存和写缓存控制 C8 存储保护和控制 TLB控制 保留 C9 高速缓存和写缓存 高速缓存锁定 C10 存储保护和控制 TLB锁定 C13 进程标识符 进程标识符 C15 因不同设计而异 因不同设计而异 因不同设计而异 Memory Management Unit （MMU ） 鲁东大学 LUDONG UNIVERSITY ARM汇编程序结构-基本知识（1） MMU 的使能和禁止 鲁东大学 LUDONG UNIVERSITY ARM汇编程序结构-基本知识（1） CP15的C1寄存器位[0]用于控制禁能/使能MMU。当C1寄 存器的位[0]复位时，禁止MMU。当C1寄存器的位[0]置位 时，使能MMU。例如下面的三条指令使能MMU。  MRC P15, 0, R0, C1, 0, 0  ORR R0, #01  MCR P15, 0, R0, C1, 0, 0 说明：第1条指令将协处理器P15寄存器中的数据传送到 ARM寄存器中，其中R0为ARM寄存器，是目标寄存器