《ARM存储系统》.pdf
文本预览下载声明
ARM带Cache的内核的存储系
统及管理简要介绍
T H E A R C H I T E C T U R E F O R T H E D I G I T A L W O R L D
TM 1
带Cache的ARM 宏单元举例
JTAG 及非AMBA信号
CP15
ARM 控制逻辑
内核
地址
MMU AMBA
址 数据 或 AMBA 总线
地 MPU 写缓冲 接口 接口
数据写
数据读
Cache
带Cache处理器初步 (91v07 ) TM 2 2
议程
Cache、同步和写缓冲介绍
存储器保护单元
内存管理单元
紧耦合存储器
带Cache的ARM处理器
带Cache处理器初步 (91v07 ) TM 3 3
什么是cache?
位于处理器中的少量高速缓冲存储器,
保存最近被访问的存储空间内容的备份
哪些存储空间需要读入到cache中,要通过MMU 或MPU来控制
依赖于内存的重使用
仅用来改善速度较慢的存储器或总线宽度较窄的存储器的性能
降低对总线宽度的要求
减少功耗
Cache 地址
总线 外部
CPU
接口 数据 存储器
带Cache处理器初步 (91v07 ) TM 4 4
Cache 的用法
数据以每次传送一行(line)的方式复制到cache 中
每个cache行包含连续的数据
Cache行按其自然的行边界尺寸分配
Cache中的数据一旦被获取后,立即对内核有效
这一处理就是大家所知的数据流动(streaming)
在一个cache 读操作不命中后,将激发cache 行内容的填充
但新数据应放在cache 的什么位置?
ARM 处理器支持以下置换策略中的一个或多个:
随机,
循环轮换
轮换指针指向下一个要填充的cache 行
已经使用过的行将被收回和替换
对回写数据cache而言, 任何改过的数据都要写到存储器中
带C
显示全部