集成电路应用1.ppt

从以上分析看出，CMOS电路有以下特点： ① 静态功耗低。CMOS反相器稳定工作时总是有一个MOS管处于截止状态，流过的电流为极小的漏电流(该漏电流与温度有关,具有正温度系数)，因而静态功耗很低，有利于提高集成度。但是,当两管同时导通时,会出现贯通电流(3-5mA).这是很不利的.为防止输入电平过渡时的贯通电流的损耗,要求输入电压跃变快(上升沿以及下降沿要陡峭) ② 抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。这在TTL电路中是办不到的。 * ③ 电源电压工作范围宽，电源利用率高。标准CMOS电路的电源电压范围很宽，可在3~18V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，UOH=UDD, UOL=0V，因此电源利用率很高。 ④输入阻抗高,具有电容性.由于栅极的SiO2绝缘层存在,所以输入阻抗极高.一般为数百M?.实际上由于保护二极管的漏电流,会使得输入阻抗下降一个数量级.高阻抗输入使得前级具有很大的扇出系数. * CMOS非门传输延迟较大，且它们均与电源电压有关。 表1-1列出了温度为25℃、负载电容为50pF时，不同电源电压下CMOS非门的传输延迟和功耗。由表可见，电源电压越高，CMOS电路的传输延迟越小，功耗越大。 * 表 1-1 CMOS非门的延迟和功耗与电源电压的关系 电源电压/V 5 10 15 传输延迟/ns每门 50 30 20 功耗/mW每门 0.5 0.8 2 * CMOS电路的几个重要概念 功耗: 分静态功耗和动态功耗两类. 静态: P静=VDD*ID 影响Icc大小的三个因素是： ·温度 温度升高使Icc增大。由于PN结 漏电电流是二极管区域内热产生载流子 而形成的，当温度 上升时，载流子数目增加，因而漏电电 流增大。 ·器件复杂性 器件越复杂，反向偏置二极管数目 就越多，结面积成比例增大，漏电电流也越大。 ·电源电压 少数载流子（即P型区的电子、N型区的空穴）数目与反向结电压线性相关，它们在反向电压作用下很容易通过PN结形成反向漏电电流。电压越高，漏电电流越大。 VDD ID VI VOUT * 动态功耗: CMOS集成电路的动态功耗包括3部分：负载电容的瞬态功耗、内部电容的瞬态功耗和开关瞬态电流。现分述如下： （1）负载电容的瞬态功耗 对负载电容的充电和放电形成高速CMOS集成电路的动态功耗。图1-21为带负载电容的CMOS反相器。CL为互连、被驱动输入端和插座等的电容之和。计算负载电容瞬态功耗的公式为： * （2）内部电容的瞬态功耗 内部电容是指集成电路内由二极管结、MOS结构、铝及多晶硅连线等形成的寄生电容，它的大小由器件的复杂程度决定。在图1-2中已标明了高速CMOS反相器各个寄生电容的位置。 内部电容对功耗的影响与外部负耗电容相同。 * （3）开关瞬态电流 当输入电压信号改变状态时，无论从逻辑“1”到逻辑“0”，还是从“0”到“1”，都有一段短暂的时间P沟管和N沟管同时导通，在Vcc和地之间建立起低阻通路，如图1-22所示。在VTN≤VI≤Vcc-VTP范围内流过的电源电流Ic的波形如图1-23所示，它形成一个电流尖峰。可以看到，HC型器件在VI=1/2Vcc、HCT器件在VI=1.3V左右的位置，瞬态电源电流Ic达到最大值。对于比较短的输入上升/下降时间，电流Ic的平均值随频率升高而线性增加。因为频率越高，输入电压在两个逻辑电平之间的次数越多，P沟管和N沟管同时导通的机会也随之增加。 由于上述两部分功耗都与输入频率成正比，因此，在高速CMOS集成电路中，就把内部电容和开关瞬态电流产生的总负载以一个内部非负功耗电容CPD来表示，并且在每个器件的交流数据表中列出了在25℃和Vcc=5V时CPD的典型值。在确定了CPD之后，由内部电容和开关瞬态电流产生的功耗就变为： * CMOS集成电路的动态功耗为上述三种功耗之和，用公式表 或 3．总功耗和最大功耗 高速CMOS集成电路的总功耗Pt等于静态功耗与动态功耗之和，即 Pt = PS + PD * 噪声容限 噪声是在逻辑电路输入端出现的任何有害的直流或交流电压。如果噪声足够大，即使信号电压不变，它也会使电路改变状态，产生错误动作。噪声容限高是高速CMOS集成电路的重要特点之一，它对来