第七章 可编程逻辑器件及其应用.ppt

§7.1 PLD的基本原理 数字集成电路按其用途分为： 1.通用集成电路:规模较小、一般功能单一，且固定 不变，具有很强的通用性。 2.专用集成电路（ASIC) ASIC (Application–Specific Integrate Circuit): 为特定用途而设计和制造的器件，是一种由用户定制的集成电路，一般功能较强，规模较大。 §7.1 PLD的基本原理 ASIC：全定制、定制、半定制 §7.1 PLD的基本原理 PLD是应用最为广泛的半定制电路，与其它半定制电路最大区别：用户可在工作现场进行再加工(编程)，且一般可重复使用(反复编程) PLD分类： 简单可编程逻辑器件(SPLD) 高密度可编程逻辑器件(HDPLD) SPLD：PROM、PLA、PAL、GAL 复杂可编程逻辑器件(CPLD) 现场可编程门阵列(FPGA) §7.1 PLD的基本原理 §7.1 PLD的基本原理 用PLD实现数字系统的优点： 高密度 高速度 高开发率 §7.1.1 PLD的基本组成 §7.1.1 PLD的基本组成 §7.1.2 PLD内部电路的表示方法 §7.1.2 PLD内部电路的表示方法 §7.1.2 PLD内部电路的表示方法 PLD的与阵和或阵常用三极管（TTL）或场效应管（MOS）组成。 §7.1.3 PLD的编程方法 §7.2 简单可编程逻辑器件SPLD §7.2 简单可编程逻辑器件SPLD §7.2.1 可编程只读存储器PROM §7.2.1 可编程只读存储器PROM §7.2.1 可编程只读存储器PROM §7.2.1 可编程只读存储器PROM §7.2.2 可编程逻辑阵列PLA §7.2.2 可编程逻辑阵列PLA §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.3 可编程阵列逻辑PAL §7.2.4 通用阵列逻辑GAL ② 可编程I/O结构 这种输出结构在或门之后增加了一个三态门。三态门的控制端由与阵列中第一行的与门输出控制, 当三态门的控制端无效时,或门的输出不能通过三态门输出到I/O端,此时,三态门的输出为高阻态,该引脚输入信号，经缓冲器加至与阵列；当三态门的控制端有效时，该引脚输出信号，同时信号还经过缓冲器反馈到与阵列。 ③ 带反馈的寄存器输出结构 寄存器输出型结构适用于组成时序电路。这种输出结构是在或门之后增加了一个由时钟上升沿触发的D触发器和一个三态门,并且D触发器的输出还经缓冲器反馈到可编程的与阵列中进行时序控制。 寄存器型输出结构中包含有寄存器输出、异或加寄存器输出和算术运算反馈三种结构。 ④ 异或型输出结构 其输出部分有两个或门,它们的输出经一个异或门后,再接到D触发器经三态缓冲器输出。用这种结构的PAL适宜构成带异或激励函数的同步时序电路，如实现二进制计数是很方便的,因为二进制计数器的次态方程可以写成相邻触发器状态的异或，或者实现线性反馈移位寄存器等。 使用时，直接删除本页！ 精品课件，你值得拥有！ 精品课件，你值得拥有！ 使用时，直接删除本页！ 精品课件，你值得拥有！ 精品课件，你值得拥有！ 使用时，直接删除本页！ 精品课件，你值得拥有！ 精品课件，你值得拥有！ 通用阵列逻辑（GAL）器件是一种可用电擦除的，可重复编程的高速PLD。它与PAL器件的主要区别在于： (1)GAL采用可用电擦除 CMOS工艺； (2)PAL器件的应用局限性较大，而GAL的输出结构有一个输出逻辑宏单元(OLMC)。 GAL每个输出端都有一个组态可编程的输出逻辑宏单元OLMC，通过编程可以将GAL设置成不同的输出方式。所以提高了设计的灵活性，且与PAL兼容，故在许多领域取代了PAL器件。 第七章 可编程逻辑器件及其应用 英文缩写简介 英文缩写简介 全定制和定制：按用户要求，专门设计和生产的芯 片。一般只用在大批量生产的产品 中。 半定制：按一定规格预先加工好的半成品芯片， 然后再按用户要求进行加工，实现特定 的功能。包括门 阵列(GA)、门