Verilog数字钟数电实验报告.pdf

EDA 多功能时钟 （必做） 专业：电子信息工程 班级：电信1305 班 日期：2015.5.5 第3 次实验 姓名： 康健 组别： 6 指导教师： 成绩： 实验课题：EDA 多功能数字钟 1、已知条件 Quartus II 软件、FPGA 实验开发装置。 2、主要技术指标 以数字形式显示时、分、秒的时间；小时计数器为同步24 进制；要求手动校时、 校分。 3、实验用仪器 PC、FPGA 开发板、示波器、稳压电源等 4、电路工作原理 所谓的时钟，其实本质上就是计数器。以开发板上的晶振时钟作为时间基准。 然后通过分频模块 （计数器）进行分频，得到1Hz 的脉冲信号作为秒的信号脉 冲，然后用模60 的计数器构成秒的计数单元。每记60 下就自动清零且产生进 位信号。将这个进位信号作为分的计数器的使能信号，其中，分计数器也是模 为60 的计数器。这里的计数器都是由模10 和模6 组成的BCD 码的计数器。个 位和十位分别是一个四位的数字。同理，每记满60，分计数器就会产生一个进 位信号，这个进位信号作为小时的使能信号。小时的计数器就是模24 的BCD 计 数器。注意，这里的整个电路都是用1HZ 的频率作为时间脉冲的，也就是说， 这个电路是同步时序的电路。通过使能，来控制各个部分的时序逻辑。将小时 和分的使能信号在总是为有效电平和下一级进位信号做选择，就是时钟调时状 态和正常计时状态的切换。当在调时状态的时候，时钟每完成一个周期，无论 是分钟还是小时，就向前加1, 。最后，将分钟和小时通过译码器连接到数码 管。将秒直接连接到LED 灯，完成整个工程的基本功能 （扩展功能见选作的实 验报告）。 5、电路设计与调试 1、模10 计数器的设计 1 EDA 多功能时钟 （必做） 2、模6 计数器的设计 3、模60 计数器设计 （分、秒计数） 4 、模24 计数器设计 （小时计数） 2 EDA 多功能时钟 （必做） 5、译码器设计 6、分频器设计 3 EDA 多功能时钟 （必做） 7、时钟整体结构设计 6、电路的仿真： 1、小时进位的验证： 2、分钟进位的验证： 4 EDA 多功能时钟 （必做） 3、秒进位的验证： 4 、testbench 的源代码： 7、主要技术指标的测量： 板子上电以后，将程序下载到板子里面，按复位 （rst），时钟开始从零点正常计时。8 个led 显示秒十位和个位的二进制数码。数码管显示分和小时的二进制数字。按下调试按钮，分钟 或者小时开始不断的+1，达到调节时间的效果。 8、实验的分析研究： 1、调试仿真代码时应该分快进行仿真，保证所有的子模块逻辑无误后，再进行模块的的联 调联试。如果一开始就对于整体进行仿真，很有可能出现无法检查出来的逻辑错误。 2、只有在仿真没有错误的前提下再下载到板子上面进行调试。否则可能烧坏板子。 5 EDA 多功能时钟 （必做） 3、在仿真的时候，可以将分频器去掉，这样虽然时间与实际的时间不相符，但是可以更快 的得到仿真结果。同样可以看到时钟是否存在逻辑错误。 4 、板子上电以后，复位以后再观察结果