IBIS 模型：信号完整性分析的一种渠道，第 1 部分.pdf

IBIS 模型：信号完整性分析的一种渠道， 第 1 部分 作者：Bonnie Baker，德州仪器 (TI) 高级应用工程师 TI 正在开发一套新的数字输入/输出缓冲器信息规范 (IBIS) 仿真模型，旨在满 足各种客户需求。这种模型（请参见图 1 ）可用于仿真环境中，帮助解决诸如板 级过冲、欠冲或者串扰等问题。在更基础层面，IBIS 模型提供了一些有用的产 品信息，例如：引脚电容及寄生效应或者数字输出缓冲器的升/ 降时间。 图 1 数字 I/O 缓冲器 IBIS 模型的结构图 本文即系列文章之第 1 部分（共 3 部分）介绍了 IBIS 模型的一些基本组成及 其在 SPICE 环境中生成的过程。第 2 部分将研究 IBIS-模型验证。第 3 部分 将介绍 IBIS 用户如何研究信号完整性问题，以及印刷电路板 (PCB) 开发阶段 期间出现的一些问题。 如图 1 所示，IBIS 模型包含所有引脚的封装寄生效应和硅输入电容 (C_comp) 。 IBIS 模型还包括产品工作范围内和电源以外（电源钳位、接地钳位、上拉和下 拉盒）产品 DC 运行的一些数据表格。另外，图 1 所示输出模型结构还有一些 表明产品工作范围内 AC 或瞬态响应（升降斜线）的表格。 IBIS 模型包括一些反映产品运行的 AC 和 DC 表格。这种模型具有许多实现 PCB 连接接口的引脚及封装寄生组件。仿真模型产生数字缓冲器与 PCB 之间 相互作用的性能，但忽略了与芯片中节点的相互作用。IBIS 模型对系统级 PCB 行为进行仿真，特别是对外部世界到产品数字输入/输出 (I/O) 缓冲器的连接进 行建模。 IBIS 模型基础 IBIS 模型包含了与 IC 芯片数字缓冲器相关的一些信息。IBIS 模型的核心以电 流- 电压 (I-V) 表的形式提供了产品缓冲器的 DC 信息，并以电压-时间 (V-t) 表 的形式列出了其 AC 信息。如果这些表均通过产品的 SPICE 平台产生，则其 可能包括额定、强和弱角，以及工艺、电源电压和温度的变化。表 1 列出了 DAC8812 的六个角，其为一种双串行输入、16 位倍增数模转换器。这些角中 的三个 （1、2 和 3 ）集中在 3.3 V 额定数字电源电压 (VDD) 附近。其他三个角 （4 、5 和 6 ）集中在 5.0 V 额定 VDD 附近。 表 1 DAC8812 IBIS 模型的工艺、电压和温度角 这一平台上产生的 IBIS 模型限于一到少数器件的测试工作。经过基准测试的 IBIS 模型一般并不表明存在硅加工工艺变化。 IBIS 模型包含任何不同缓冲器类型的数据：输入、输出、I/O 、三态、终端连接 器、output_open_source 、output_open_sink 、I/O_open_source 、I/O_open_sink 、 input_ECL、output_ECL 以及 I/O_ECL 。 DC 表中输入或输出缓冲器引脚的电压超出了 -VDD 到 2×VDD 的电源电压 (VDD) 。这样便在电源电压以外使用产品缓冲器的 ESD 结构。这种方法中，IBIS 模型可以表明较差端接的 PCB 信号的过冲和欠冲响应。IBIS 模型包含输入和 输出缓冲器的 I-V 数据。图 2 所示输入缓冲器举例显示了输入缓冲器、ESD 单 元以及缓冲器的电容 (C_comp) 。输入缓冲器的 IBIS 模型提供了超出接地和电 源电压 (VDD) 的 I