《时序逻辑电路分析》PPT课件.ppt

 74LS290为异步二－五－十进制加法计数器。其新、老标准逻辑符号及内部逻辑图分别如图12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK触发器和两个与非门组成。由图可见，它是两个独立的计数器。 触发器F0构成一位二进制计数器，对CP0计数；触发器F1、F2和F3组成异步五进制计数器，对CP1计数。若将Q0输出端接至CP1端，计数脉冲由CP0输入，则构成8421BCD码十进制计数器，连接电路如图12.6(a)所示；若将Q3输出端接至CP0端，计数脉冲由CP1输入，则构成5421BCD码十进制计数器，连接电路如图12.6(b)所示。状态转移表见表12.5。 74LS290的功能表见表12.6，它具有如下功能： （1）直接清零。当R0A和R0B为高电平、S9A和S9B至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。 （2）直接置9（输出为1001）。当S9A和S9B为高电平，R0A和R0B至少有一个为低电平时，触发器F0和F3的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为1001，实现直接置9功能。 （3）计数。当R0A、　R0B及S9A、S9B输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能（实现计数功能）。使用时，务必按功能表的要求，使R0和S9各输入端满足给定的条件，在输入时钟脉冲的下降沿计数。 （4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。 例12.5 用74LS290组成七进制计数器。 解 首先，将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，七进制计数器有7个有效状态0000~0110，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~1001而实现七进制计数。 当计数器从0000开始计数到0110，第7个脉冲的下降沿到来时，强迫计数器返回到0000状态，向高位产生进位。但按74LS290的计数规律，当计数到0110时，下一个计数状态为0111，不可能返回至零。因此在电路上采用反馈归零法，将反馈归零信号由0111引回（即R0＝Q2Q1Q0）。当第7个脉冲下降沿到来时，状态由0110→（0111）→0000，显然0111仅是由0110→0000的过渡状态。其连接图和波形图如图12.7所示。 例12.6用两块74LS290分别组成百进制和二十四进制计数器。 解 将两块74LS290进行级联，组成的百进制计数器如图12.8所示。其中，Q30Q20Q10Q00为个位输出，Q31Q21Q11Q01为十位输出。 在百进制基础上，采用反馈归零法即可组成二十四进制计数器。计数范围为0~23，24为过渡状态，当高位计数至2、低位计数至4时，计数器归零。将Q20和Q11直接与R0A和R0B连接，即组成二十四进制计数器。电路如图12.9所示。 12位二进制计数器（快速计数方式） 在此种接线方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。 本节小结： 　　计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。 　　计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。 7.4 寄存器和移位寄存器 7.4.1 寄存器 返回 7.4.2 移位寄存器 7.4.3 移位寄存器的应用 7.4.4 顺序脉冲发生器 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或