南邮数电第5章-时序电路的分析和设计.ppt

例异步时序电路的分析**5.7同步时序电路的设计同步时序电路的设计设计步骤：*根据要求，建立原始状态转移表（或原始状态转移图）；输入/出变量个数；状态间的转换关系（输入条件、输出要求）状态个数；化简原始状态转移表（状态简化或状态合并）；进行状态编码（也称状态分配）；同步时序电路的设计*设计步骤：选定触发器的个数和类型，并根据二进制状态转移表（即编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；作逻辑电路图。自启动性检查；（1）建立原始状态表(图)* 例：设计一个同步序列电路对输入序列进行检测，当出现01011时，输出为1，否则输出为0。解：输入：X，输出：Z。检测器XCPZ定义状态：*A：起始状态，准备检测。B：电路收到序列的最后一位是0；C：电路收到序列的最后两位是01；D：电路收到序列的最后三位是010；E：电路收到序列的最后四位是0101；F：电路收到序列的最后五位是01011；准备重新检测F状态并入A状态。检测器XCPZ检测序列01011状态转移图*ABCDE0/01/00/01/01/11/00/01/00/00/0状态X/ZA:01011准备。B:0。C:01。D:010。E:0101注意：①确定有多少状态来表示所设计电路，决不能遗漏任何一个可能的状态。②当外部输入变量为n个时，则每个状态有2n两个转移方向。可导出原始状态转移表：*S（t）N（t）Z（t）X=0X=1X=0X=1ABA00BBC00CDA00DBE00EDA01（2）化简原始状态表*关键：寻找可以合并的状态：等价状态。什么是等价状态？满足以下两条件：在所有输入条件下，两状态对应输出完全相同。在所有输入条件下，状态转移也完全相同。进行关联比较；画出隐含表进行顺序比较；列出最小化状态表。化简过程分三步：例：将下面原始状态表进行化简。*S（t）N（t）/Z（t）X=0X=1AA/0B/0BC/0D/0CE/0F/0DG/0H/0EA/0B/0FC/0D/0GE/0F/0HG/0H/1*ABCDEFGBCDEFGHS（t）N（t）/Z（t）X=0X=1AA/0B/0BC/0D/0CE/0F/0DG/0H/0EA/0B/0FC/0D/0GE/0F/0HG/0H/1╳╳╳╳╳╳╳╳╳╳╳╳╳ACBDAEBFCEDF√√√ACBDAEBFACBDCEDFAEBFECDFACBDAEBFCEDF隐含表╳√╳╳√╳╳╳√╳√╳[AE][BF][CG][AC][AG][CE][EG]等价状态对：[AE]，[BF]，[CG]，[AC]，[AG]，[CE]，[EG]等价类：等价状态的集合。[ACEG]重新命名为：a,b,c,d状态[BF][D][H]最大等价类：包含了全部等价状态的等价类。最小化状态表*S（t）N（t）/Z（t）X=0X=1AA/0B/0BC/0D/0CE/0F/0DG/0H/0EA/0B/0FC/0D/0GE/0F/0HG/0H/1[ACEG]，[BF]，[D]，[H]abcdS（t）N（t）/Z（t）X=0X=1aa/0b/0ba/0c/0ca/0d/0da/0d/1S（t）N（t）/Z（t）X=0X=1aa/0b/0ba/0c/0aa/0b/0ca/0d/0aa/0b/0ba/0c/0aa/0b/0da/0d/1（3）状态编码（不作要求）*在工程上比较具有实用价值的方法为相邻法：尽可能使次态方程和输出函数在卡诺图上“1”的分布为逻辑相邻，以便于化简。*三个原则：（优先权由高到低）（1）具有相同次态的现态。如上例的c和d（2）同一现态的各个次态。如上例的ad,ab,ac（3）具有相同输出的现态。如abc,可任取两两相邻，ab,bc,ac。S（t）N（t）/Z（t）X=0X=1aa/0b/0ba/0