第四章 的总线操作和时序.ppt

第四章 8088的总线操作和时序 §1 概述 §2 8088的总线 §3 相关电路知识 §4 8088典型时序分析 §5 IBM PC/XT的CPU系统 §6 计数器和定时器电路 §1 概述 一、指令周期、总线周期和T状态 二、CPU的时序和存储器以及外设的时序 三、学习CPU时序的目的 一、指令周期、总线周期和T状态 指令的执行：取指令、译码和执行 指令周期：执行一条指令所需要的时间 总线周期：CPU从存储器或输入输出端口，存取一个字节所需时间 每个总线周期包括4个T状态，每个T状态是8088中处理动作的最小单位（时钟周期） 8088的时钟频率为5Mz，一个T状态为200ns，在IBM-PC中，时钟频率为4.77MHz，一个T状态为210ns 二、CPU的时序和存储器以及外设的时序 总线周期的组成：8088的基本总线周期为4个时钟周期，每个时钟周期间隔称为一个T状态。 问题：CPU时序、存储器时序和I/O端口的时序之间的配合 （1）早期的计算机设计中，是在设计CPU和存储器以及外设时协调解决的 （2）目前，解决方法：在CPU中设计一条准备就绪READY输入线（存储器或I/O端口输给CPU的状态线），CPU在T3状态的前沿采样该信号，当RAM或I/O接口速度不够时，T3与 T4 之间可插入等待状态 Tw 。 基本的总线周期时序分析 三、学习CPU时序的目的 1、了解时序有利于我们深入理解指令的执行过程 2、有利于适当选用指令 3、对于CPU、存储器和I/O端口时序配合有深刻理解 4、在控制过程中实时操作的需要 §2 8088的总线 一、8088的两种组态 二、8088的引线 一、8088的两种组态 当把8088CPU与存储器和外设构成一个计算机系统时，根据所连的存储器和外设的规模，8088可以有两种不同的组态： 二、8088的引线 (一)、引脚的功能 (1) 电源、地、时钟信号 40 Vcc +5V 1和20 GND 19 CLK 5MHz，占空比1/3 (2) 处理器控制信号 21 RESET：输入，高电平有效，复位信号。使微处理器 停止现行操作，并进行初始化：CS置为FFFFH， 其余寄存器清零、指令队列清空。 22 READY：输入，高电平有效，准备就绪引脚。当进行 总线操作时，该引脚有效才可以完成数据传 送操作，否则会一直等待该引脚为有效状态。 23 TEST ：输入，低电平有效，测试引脚。当它有效 时，可以使微处理器退出WAIT指令的执行。 33 MN/MX：工作方式选择引脚。接高电平表示工作在小 模式，低电平表示工作在大模式。 (一)、引脚的功能（续） 17 NMI：输入，上升沿有效，不可屏蔽中断请求引脚 18 INTR：输入，高电平有效，可屏蔽中断请求引脚 32 RD：输出，三态，低电平有效，读控制引脚 (3) 复用总线引脚 9—16 AD0~AD7：地址/数据分时复用引脚，双向，三态 38-35 A16 ~A19 /S3~S6：地址/状态分时复用引脚，输出，三态 (4) 在不同工作方式下定义不同的引脚 31 HOLD RQ/GT0 30 HLDA RQ/GT1 29 WR LOCK 写控制信号变成总线封锁信号 28 M/IO S2 27 DT/R S1 26 DEN S0 25 ALE QS1 24 INTA QS0 34 -SSO HIGH 最小组态 最大组态 （二）、8086与8088在引脚上的区别 8086微处理器 8088微处理器 16位AD复用 8位AD复用 BHE高八位数据总线允许 不用 M/IO引脚选择 M/IO引脚选择 存储器/接口电路 存储器/接口电路 §3 相关电路知识 常用两种基本电路：三态门和D触发器 一、三态门 （一）NMOS的三态门电路分析 （二）三态门符号 三态门具有单向导通和三态的特性。 二、D触发器 （一）常用的D触发器 三、在总线中的应用 三态门：功率放大、导通开关 D触发器：信号保持，也可用作导通开关。 器件共用总线时，一般使用三态电路。在需要使用总线的时候打开三态门；不使用总线的时候关闭三态门，使之处于高阻抗状态。 习题 1、8088/8086微处理器对RESET复位信号的复位脉冲宽度有何要求？复位后内部寄存器的状态如何？ 2、简要说明8088/8086系统是如何实现总线多路分离原则的，它们