冗余校验编码与解码的FPGA实现.doc

郑州轻工业学院 课程设计说明书 题目：CRC冗余校验编码与解码的FPGA实现 姓 名： 院 （系）： 电子信息工程学院 专业班级： 学 号： 指导教师： 成 绩： 时间： 年 月 日至 年 月 日 郑州轻工业学院 课 程 设 计 任 务 书 题 目 CRC冗余校验编码与解码的FPGA实现 专业、班级 学号 姓名 主要内容、基本要求、主要参考资料等： 利用所学过的通信原理中的纠错码的基础知识，利用硬件编程语言VHDL或者Verilog-HDL实现CRC冗 余校验编码与解码的FPGA的设计。给出完成控制电路所需要的设计模块；给出硬件编程语言的实现，并进 行仿真；给出下载电路的设计，设计为2种下载方法，其中一种必须为JTAG；6个人可选择3组不同的校 验码来进行编解码的设计，同时设计者报告不允许雷同。 参考资料： 1、潘松、黄继业《EDA技术及其应用》（第四版）科学出版社 2009 2、樊昌信 《通信原理》 电子出版社 完 成 期 限： 指导教师签名： 课程负责人签名： 年 月 日 PAGE \* MERGEFORMAT 3 PAGE \* MERGEFORMAT 3 摘 要 在通信系统中，数据在传输过程中,由于通道传输特性不理想，并且受到干扰或噪声的影响。循环冗余校验(CRC) 是一种最常用的信道编码方法，广泛应用于通信领域以提高数据传输的可靠性。随着半导体技术的迅速发展，在现代数字系统设计中，FPGA和CPLD的使用越来越广泛。与此同时，基于大规模可编程逻辑器件的EDA硬件解决方案也被广泛采用。 本文在上述背景下提出了基于FPGA的CRC并行处理算法。采用VHDL语言实现了CRC码的生成模块和校验模块,并以Altera公司开发的EDA工具QuartusⅡ8.0作为编译、仿真平台进行了仿真，最后将程序下载到CycloneⅢ芯片进行了验证测试。测试结果表明,算法的实验结果与理论分析结果完全相符。论文介绍了CRC的编码、解码算法的工作原理以及FPGA技术、VHDL语言的基本知识，在此基础上详细介绍了在QuartusⅡ8.0中利用VHDL语言实现CRC的过程。 关键词： 通信系统 CRC FPGA VHDL 目 录 TOC \o 1-3 \h \u HYPERLINK \l _Toc2463 摘 要 PAGEREF _Toc2463 I HYPERLINK \l _Toc4926 1 绪论 PAGEREF _Toc4926 1 HYPERLINK \l _Toc30937 1.1 课题研究背景和意义 PAGEREF _Toc30937 1 HYPERLINK \l _Toc6994 1.2 课题研究现状 PAGEREF _Toc6994 1 HYPERLINK \l _Toc27126 2 CRC的特征和基本工作原理 PAGEREF _Toc27126 2 HYPERLINK \l _Toc3087 2.1 CRC的特征和码集选择的原则 PAGEREF _Toc3087 2 HYPERLINK \l _Toc11046 2.2 CRC生成原理 PAGEREF _Toc11046 2 HYPERLINK \l _Toc28527 2.3 CRC模块结构图 PAGEREF _Toc28527 3 HYPERLINK \l _Toc26840 3 FPGA和VHDL语言 PAGEREF _Toc26840 4 HYPERLINK \l _Toc26877 3.1 概述 PAGEREF _Toc26877 4 HYPERLINK \l _Toc9701 3.2 VHDL语言特点 PAGEREF _Toc9701 5 HYPERLINK \l _Toc28632 3.2.1 常用硬件描述语言简介 PAGEREF _Toc28632 5 HYPERLINK \l _Toc9704 3.2.3 VHDL程序的基