电子的设计自动化实验指导书六个实验2015.doc

目 录 实验一 半加器和全加器的设计 实验二 多路选择器设计 实验三 基本触发器的设计 实验四 十进制加法计数器的设计 实验五 八位七段数码管动态显示电路的设计 实验六 基于VHDL的表决器的设计 附表一 核心板载资源与FPGA EP2C35 I/O接口对照表 附表二 EP2C35与开发平台硬件资源I/O接口对照表 实验一 半加器和全加器的设计 实验目的 1、掌握图形的设计方式； 2、掌握自建元件及调用自建元件的方法； 3、熟练掌握QUARTUS II的使用。 二、实验内容 1、熟练软件基本操作，完成半加器和全加器的设计； 2、正确设置仿真激励信号，全面检测设计逻辑； 3、综合下载，进行硬件电路测试。 三、实验原理 1、半加器的设计 半加器只考虑了两个加数本身，没有考虑由低位来的进位。 半加器真值表： 被加数A 加数B 和数S 进位数C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 半加器逻辑表达式：； 2.全加器的设计 全加器除考虑两个加数外，还考虑了低位的进位。 全加器真值表： 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器逻辑表达式：； 3、利用半加器元件完成全加器的设计 （1）图形方式 其中HADDER为半加器元件。 四、实验步骤 1、完成图形半加器设计。 2、完成VHDL半加器设计与仿真（记录仿真波形）。 3、完成VHDL全加器设计与仿真（记录仿真波形）。 4、利用半加器元件进行图形的全加器设计。 五、思考题： 1、怎样自建元件？自建元件的调用要注意什么？ 实验二 多路选择器的设计 一、实验目的 1．熟练掌握多路选择器的设计方法； 2．用VHDL语言中不同的语句来描述。 二、实验原理 四选一多路选择器的原理如下图及下表，由Sl， S0来选择d0 ，dl ，d2 ，d3的信号，并使其能在Q上输出。 S1 S0 Q 0 0 d 0 0 1 d 1 1 0 d 2 1 1 d 3 X X 0 三、实验内容 1、用VHDL语言的不同语句分别描述任务选择器，并通过编译仿真比较不同语句描述的区别。 2、通过仿真下载并通过硬件验证实验结果。 四、实验报告要求 l、写出几种不同的VHDL源程序； 2、画出电路的时序仿真波形； 3、分析不同VHDL语句的优劣； 4、写出设计心得体会。 五、思考题： 1、如何设计一个3选1的选择器？ 实验三 基本触发器的设计 实验目的 了解基本触发器的工作原理。 进一步熟悉在Quartus II中基于原理图设计的流程。 实验原理 基本触发器的电路如下图8-1所示。它可以由两个与非门交叉耦合组成,也可 图8-1 基本触发器电路 以由两个或非门交叉耦合组成。现在以两个与非门组成的基本触发器为例，来分析其工作原理。根据与非逻辑关系，可以得到基本触发器的状态转移真值表及简化的真值表，如下表8-1所示： 状态转移真值表 简化真值表 0 1 0 0 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 Qn 1 0 1 1 0 0 不定 1 1 0 0 1 1 1 1 0 0 0 不定 0 0 1 不定 表8-1 基本触发器状态转移真值表 根据真值表，不难写出其特征方程： 其中式（2）为约束条件。 实验内容 本实验的任务就是利用Quartus II软件的原理图输入，产生一个基本触发器，触发器的形式可以是与非门结构的，也是可以或非门结构的。实验中用按键模块的用K1和K3来分别表示R和S，用LED模块的LED8和LED1分别表示Q和。在R和S满足式（2）的情况下，观察Q和的变化。 实验箱中的拨动开关、LED与FPGA的接口电路，以及拨动开关、LED与FPG