数字闹钟课程设计报告hc.doc

PAGE \* MERGEFORMAT1 南航金城学院 数字电路实验课程设计报告 数字闹钟 第一部分 设计任务 1.1设计任务 设计、制作一个带有校时功能、可定时起闹的数字闹钟。 1.2设计指标 有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。 2、 计时以24小时为周期。(23:59→00:00) 3、 具有校时电路，可进行分、时较对。 4、 走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃，闹铃响时约3s。 第二部分 设计方案 2.1总体设计方案说明 系统组成： 秒信号发生器：由LM555构成多谐振荡器 走时电路：计数器和与非门组成 校时电路：秒信号调节 闹钟电路：跳线的方法 由计数器、译码器、组合逻辑电路、单稳态电路组成 显示电路：译码器 数码管 模块结构与方框图 第三部分 电路设计与器件选择 3.1 秒信号发生器 3.1.1模块电路及参数计算 提供秒脉冲 取R1=1.5K,R2=2.4K C=220uF T≈1S 3.1.2工作原理和功能说明 内部电路组成:(1)分压器(3个R)(2)电压比较器 内部电路组成: (1)分压器(3个R) (2)电压比较器 (A1、A2） (3)RS触发器 (4)反相器 (5)晶体管T 3.1.3器件说明 1端GND 地2端TR 低电平触发输入 1端GND 地 2端TR 低电平触发输入 3端UO 输出 4端RD 直接清0 5端CV 电压控制，不用 时经0.01?F电容 接地 6端TH 高电平触发输入 7端D 三极管集电极 8端VCC 电源(4.5V~18V) 3.2走时电路设计 3.2.1模块电路及参数计算 包括秒计时器、分计时器、时计时器，每一部分由两片计数器级联构成。 (1).秒计时器：十进制与六进制级联而成，由两片74LS163 和与非门实现。 (2).分计时器：同秒计时器。 (3).时计时器：模24，计数显示00~23。由两片74LS160和与非门实现。 3.2.2工作原理及功能说明 秒分计时器原理（图） 时计数器原理 74LS 160其清零方式通常称为“ 异步清零 ”，74ls160同步。即只要 清零端有效，不管有无时钟信号，输出端立即为 0。 译码显示电路 用译码器74LS48对计数结果进行译码，译码后在共阴极数码管上显示。 3.2.3器件说明 74LS163结构图74LS160结构图 74LS163结构图 74LS160结构图 74LS160管脚图 74LS160管脚图 3.3时间校对电路 3.3.1 模块电路及参数计算 用555输出信号加至分，时计时器使其快速计数 3.3.2工作原理和功能说明 将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，使用快脉冲计数，到达标准时间后再切换回正确的输入信号。 3.3器件说明 3号端口为输出端，在此拉出一根导线作校时用 3号端口为输出端，在此拉出一根导线作校时用 3.4闹钟电路设计 3.4.1模块电路及参数计算 3.4.2 工作原理和功能说明 利用译码器将时计数器输出进行译码，在译码输出处通过跳线设置起闹点。 3.4.4 器件说明 单稳态触发器: 输出端只有一个稳定状态, 另一个状态则是暂稳态。加入触发信号后，它可以由稳定状态转入暂稳态，经过一定时间以后，它又会自动返回原来的稳定状态。 74LS123 内部包括两个独立的单稳态电路。单稳输出脉冲的宽度，主要由外接的定时电阻( RT )和定时电容( CT )决定。单稳的翻转时刻决定于 A、B、CLR 三个输入信号。 74ls123和74ls138的区别 第四部分 整机电路 4.1整机电路图 见报告最后一页 4.2元件清单 第五部分 安装调试与性能测量 5.1电路安装 我们在星期一拿到实验器件后并没有直接就