中文文献：1文献篇名：一种新颖的双端口数据高速缓冲存储器着者.DOC

中文文献： 1、文献篇名：一种新颖的双端口数据高速缓冲存储器 著者姓名：张卫新. 单睿. 侯朝焕. 著者单位及地址：中国科学院研究生院 中国科学院声学研究所. 中国科学院研究生院 中国科学院声学研究所 北京　100080 文献出处： 刊名：微电子学 卷期号：2003年06期 文摘： VLIW体系结构是媒体处理器的首选技术。解决处理器内核与访存之间的数据瓶颈,可以采用双Load/Store单元。为此,需要开发具有双端口访问能力的数据高速缓冲存储器。通过分析双端口情况下的系统工作时序、缺失(miss)处理和替换算法,设计并实现了一个4路组相连、容量为16kB的双端口数据高速缓冲存储器。通过在高速缓冲存储器内使用双端口SRAM,使其具有真正双端口并行访问能力,提高了处理器内核的数据吞吐能力。 2、文献篇名：FIFO缓冲存储器的结构及应用 著者姓名：陈征 著者单位及地址：汕头大学电子工程系！汕头. 515063 文献出处： 刊名：汕头大学学报(自然科学版) 卷期号：1998年01期 文摘：本文介绍了FIFO缓冲存储器的结构和性能，说明它如何扩大数据传输率，匹配不同的数据传输速率；同时也指出了应用FIFO存储器进行系统设计时应考虑的问题． 3、文献篇名：高速缓冲存储器的设计与实现 著者姓名：魏素英. 彭洪. 林正浩 著者单位及地址：同济大学微电子中心. 同济大学微电子中心 上海200092 文献出处： 刊名：现代电子技术 卷期号：2005年18期 文摘：随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高。本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高性能、低功耗嵌入式微处理器中高速缓存的实现方法,从RTL设计到版图设计的各个部分进行了论述,并介绍了该模块全定制部分电路和版图的实现。 4、文献篇名：高速缓冲存储器性能解析 著者姓名：王红 著者单位及地址：潍坊高等专科学校计算机系!山东潍坊. 261041. 文献出处： 刊名：微机发展 卷期号：2000年05期 文摘：本文分析了高速缓存的结构和工作原理 ,阐述了高速缓存的工作过程以及对处理器性能的影响。 5、文献篇名：访问局部性原理在Cache存储系统中的作用 著者姓名：王恒娜 著者单位及地址：安徽财贸学院计算机系. 文献出处： 刊名：电脑学习 卷期号：2004年01期 文摘：讨论了访问局部性原理在Cache存储系统中的体系结构设计和Cache与主存容量比的选择方面的应用。 6、文献篇名：Cache优化与矩阵特征值计算的高效实现 著者姓名：甘奇韬. 刘志勇. 乔香珍. 著者单位及地址：中国科学院计算技术研究所!北京. 100080. 国家自然科学基金委员会!北京. 100083. 文献出处： 刊名：计算机学报 卷期号：1998年10期 文摘：1引言层次存储结构被广泛用于现代计算机系统中来解决高速处理器与低速存储器之间的速度差距问题．高速缓冲存储器（Cache）的出现就是为了平衡处理器与主存储器之间的速度差距．在许多实际应用中，Cache成了提高问题计算速度的关键．如何有效利用Cache也成了计算机研究领... 7、文献篇名：访问局部性原理在Cache系统优化及设计中的应用 著者姓名：王恒娜. 著者单位及地址：安徽财经大学计算机系 安徽蚌埠. 233041. 文献出处： 刊名：安徽师范大学学报(自然科学版) 卷期号：2004年04期 文摘：讨论了访问局部性原理在Cache存储系统中的体系结构设计和优化策略中的应用. 8、文献篇名：多处理器系统中高效Cache协议的实现方案设计与模拟 著者姓名：汪波. 著者单位及地址：国防科学技术大学. 文献出处： 刊名：电脑学习 卷期号：2004年01期 文摘：计算机处理器性能提高的速度远高于存储器件性能的提高，而较长的存储访问延时大大限制了计算机性能的提高。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache…… 9、文献篇名：视频DSP—并行接口与Cache的软核设计 著者姓名：彭欣. 著者单位及地址：山西省大同大学(筹)大同职业技术学院计算机系 山西大同037008. 文献出处： 刊名：福建电脑 卷期号：2004年06期 文摘：本文对作者所设计的并行接口模块和cache模块的重要性作了介绍，并且详细讲述了设计的过程，包括接口信号、功能模块划分、控制状态设计等。 10、文献篇名： SCMP中共享多端口数据Cache结构的研究 著者姓名：黄光奇. 著者单位及地址：中国科学院计算技术研究所!北京. 100080. 国家自然科学基金委员会!北京. 100083. 文献出处： 刊名：计算机学报 卷