第6章并行接口技术.pdf

第6章 并行接口技术  并行接口是一种常见的接口设备，通过并行接口能够很方 便地进行数据传输，通过对本章的学习，应当对8255A的 工作原理、多种I/O工作方式有较完整的了解。本章重 点：  8255A 内部结构  8255A编程控制字  8255A的各种工作方式、联络控制信号线的定义  8255A各种工作方式的时序  8255A初始化编程，中断方式控制以及8255A方式1和方 式2 中应答联络信号、中断信号的定义  能够分析由8255A组成的简单实用电路，包括硬件逻辑(确 定端口地址、各端口输入或输出的工作状态)和软件逻辑 (包括对应用程序的分析及编写应用程序)  具备熟练应用8255A进行输入/输出接口设计的能力 6.1 概 述  微机与I/O设备的通信按照数据传送格式的不同，可分串行通信和并行 通信两种。其中，并行通信是一种比较常见的通信方式，它把一个字 符的各位用几条传输线同时进行传送。与串行通信相比，在同样的传 输速率下，并行通信的信息实际传输速度快、信息效率高。但并行通 信需要的传输介质要比串行通信多，随着距离的增加，硬件的成本也 就随之加大。因此，并行通信主要用于传输速率要求较高而传输距离 较短的场合。  能够实现并行通信的接口就是并行接口。一个并行接口既可以设计为 只用来作为输出接口，也可以设计为只用来作为输入接口。当然，也 可以将一个并行接口设计为既可以输出又可以输入，输出的并行接口 电路可以用两种方法实现：一种方法是在同一个接口中设计两个通 路，一个作为输入通路，一个作为输出通路；另一种方法是用一个既 可以输入又可以输出的双向通路。  一般来说，并行接口电路应具有以下功能：数据锁存和缓冲功能，以 解决CPU与外设之间的速度匹配问题；选通控制功能，以实现CPU对 接口的寻址及读写控制；能够提供状态信息及中断申请，以方便CPU 对数据传送过程的控制；能提供应答信号(联络信号)以实现接口与外 设的联络控制；有的接口还具有控制命令寄存器，以实现CPU对接口 工作方式及功能的编程控制。其中，数据缓冲和选通控制是并行接口 的基本功能。  在并行接口中，除了少数场合(无条件传输除外)，一般都要求在接口与外设之 间设置并行数据线的同时，至少还要设置两根握手(联络)信号线，以便进行查 询方式的通信。典型的并行接口和外部设备连接成如图6-1所示。图中的并行 接口用一个通道和输入设备相连，用另一个通道和输出设备相连，在每个通 道中，除数据线外均配有一定的控制线和状态线。从图中可以看出，并行接 口中应有一个控制寄存器来接收CPU对它的控制命令，有一个状态寄存器提 供各种状态信息供CPU查询。为了实现数据的输入输出，并行接口中还应有 相应的缓冲寄存器和输出缓冲寄存器。 并行接口 数据总线 控制寄存器 数据输入准备好 输 读出信号 入 数据输入回答 写入信号 输入缓冲寄存器 设 数据输入 复位 备 输入 输出准备好 / C P U 中断请求 输出缓冲寄存器 A 1 数据输出