总线的接口电路设计.pdf
文本预览下载声明
PCI-Express 总线的接口电路设计
王福泽 (天津工业大学)
一、 课题背景
计算机I/O技术在高性能计算发展中始终是一个关键技术。其技术特性决定
了计算机I/O的处理能力,进而决定了计算机的整体性能以及应用环境。从根本
上来说,无论现在还是将来,I/O技术都将制约着计算机技术的应用与发展,尤
其在高端计算领域。近年来随着高端计算市场的日益活跃,高性能I/O技术之争
也愈演愈烈。当计算机运算处理能力与总线数据传输速度的矛盾日益突出时,新
的总线技术便应运而生。在过去的十几年间,PCI(Peripheral component
Interconnect)总线是成功的,它的平行总线执行机制现在看来依然具有很高的
先进性,但其带宽却早已露出疲态。PCI总线分有六种规格(表1所示),能提供
133MBps 到 2131MBps 的数据传输速率,而对于现有高性能产品例如万兆以太网
[4]
或者光纤通信,传统的PCI的数据传输速率早已入不敷出 。
表1 PCI总线六种规格
总线类型 总线形式 时钟频率 峰值带宽 每条总线上板卡插槽数
PCI32位 并行 33MHz 133MB/s 4-5
PCI32位 并行 66MHz 266MB/s 1-2
PCI-X 32位 并行 66MHz 266MB/s 4
PCI-X 32位 并行 133MHz 533MB/s 1-2
PCI-X 32位 并行 266MHz 1066MB/s 1
PCI-X 32位 并行 533MHz 2131MB/s 1
对于64位总线实现,上述所有带宽加倍
对于 64 位总线实现,上述所有带宽加倍仔细分析传统的 PCI 信号技术,可
发现并行式总线已逐渐走近其性能的极限,该种总线已经无法轻易地提升频率或
降低电压以提高数据传输率:其时钟和数据的同步传输方式受到信号偏移及PCB
布局的限制。高速串行总线的提出,成功的解决了这些问题,其代表应用就是
PCI Express。PCI Express 采用的串行方式,并且真正使用“电压差分传输”
即是两条信号线,以相互间的电压差作为逻辑“0”,“1”的表示,以此方式传输
可以将传输频率作极高的提升,使信号容易读取,噪声影响降低。由于是差分传
输,所以每两条信号线才能单向传送1比特,即一根信号线为正、另一根信号线
为负,发送互为反相的信号,每一个“1比特”的两条信号线称为一个差分对。
按PCI Express技术规范规定,一个差分对的传输速率为2.5Gbps。实际使用中,
则要使用两个差分对作为一个条链路,分别用做发送和接收。因为有了这样的机
制,使得数据带宽是可以弹性调配的。根据相关标准 PCI-Express 总线能够以
xl/x2/x4/x8/x12/x16/x32进行传输(如表2所示),可提供5Gbps到160Gbps的
传输带宽。当系统内某一通道需要更高频宽时,可以机动调度多个链路给该通道,
[1]
让其传输频宽提升,以适应一时激增的数据传输需求 。
表2 PCI-Express多链路传输速率表
PCI Express链路 X1 X2 X4 X8 X12 X16 X
显示全部