SoC与FPGA技术及其应用3.pdf

SSoCC与与FPGAFPGA技术技术及其应用其应用 黄智宇博士/副教授 重庆邮电大学重庆邮电大学 2010年10月 课件和课程中相关资料下载：www.5iFPGA.com 第3章VERILOG HDL进阶 2 本章内容简介 •1、上一章自学内容要点 •• 22、结构说明语句结构说明语句 •3、系统函数和任务 •4、预编译处理 •• 55、仿真软件仿真软件ModelSimModelSim-AlteraAltera •6、仿真实例1：在ModelSim中仿真 •7、仿真实例2：Quartus编译过程中仿真 重庆邮电大学研究生部重庆邮电大学研究生部黄智宇黄智宇 3 3.1 自学内容要点 •基本结构 请在下面的空格中填入适当的符号使其成请在下面的空格中填入适当的符号使其成 为右图的Verilog模块 modulemodule block1(block1(aa,bb,— ，，— ，，—))；； input —，— ，— ； —— dd,— ； aa d assign d = a |(b~c)； b e assign e = (b~c); c —— 重庆邮电大学研究生部重庆邮电大学研究生部黄智宇黄智宇 4 3.1 自学内容要点 •基本结构 请在下面的空格中填入适当的符号使其成请在下面的空格中填入适当的符号使其成 为右图的Verilog模块 modulemodule block1(block1(aa,bb,cc,dd,ee))；； input a,b,c； outtputt dd,e； aa d assign d = a |(b~c)； b e assign e = (b~c); c endmoduleendmodule 重庆邮电大学研究生部重庆邮电大学研究生部黄智宇黄智宇 5 3.1 自学内容要点 •信号类型 –寄存器类型寄存器类型 ：：regreg 只在always块中被赋值的信号，往往代表触 发器发器 ，但不但不一定是触发器定是触发器。 –连线类型：wire 用assign关键词指定的组合逻辑的信号或连 线。 –存储器型：memory 通过扩展通过扩展regreg型数据的地址范围来生成型数据的地址范围来生成 ，是对是对 存储器的建模。注意存储器地址和数据宽度 的区别的区别。 重庆邮电大学研究生部重庆邮电大学研究生部黄智宇黄智宇 6 3.1 自学内容要点 •算术运算 –不定值不定值 ：：xx 有一个操作数为不定值x，则整个结果也为不 定值定值xx。 •等式运算 – ====与与======的区别的区别 ==结果中有x； ===结果中只有结果中只有00和和11，更为“严格“更为“严格“。 重庆邮电大学研究生部重庆邮电大学研究生部黄智宇黄智宇 7 3.1 自学内容要点 •非阻塞赋值与阻塞赋值区别要点 –非阻塞赋值非阻塞赋值 ：：== •块结束后才完成赋值操作； ••块内的赋值是同时完成的；块内的赋值是同时完成的； •被赋值变量不是立刻改变； ••常用的可综合赋值方法常用的可综合赋值方法。 –阻塞赋值：= •赋值语句执行完赋值语句执行完 ，块结束块结束 ；