EDA考试复习重点难点总结.ppt

数字系统EDA技术复习 以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。 一、EDA技术的定义： 第一章 EDA技术基础 第一章 EDA技术基础 二、EDA的工程设计流程 文本编辑器、图形编辑器 VHDL综合器 （逻辑综合、优化） FPGA/CPLD布线/适配器 （自动优化、布局、布线、适配） VHDL仿真器 （行为仿真、 功能仿真、 时序仿真） 编程器/下载电缆 （编程、下载） 测试电路 （硬件测试） 网表文件 （EDIF、 XNL、 VHDL…) 门级仿真器 （功能仿真、 时序仿真） 各种编程文件 源文件 第一章 EDA技术基础 三、传统方法与EDA方法比较： 传统方法 1.从下至上 2.通用的逻辑元、器件 3.系统硬件设计的后期 进行仿真和调试 4.主要设计文件是电原 理图 EDA方法 1.自上至下 2.可编程逻辑器件 3.系统设计的早期进行仿 真和修改 4.多种设计文件，发展趋 势以 HDL描述文件为主 四、EDA软件系统的构成 1、设计输入子模块 用图形编辑器、文本编辑器作设计描述，完成语义正确性、语法规则的检查。 2、设计数据库子模块 系统的库单元、用户的设计描述、中间设计结果。 3、分析验证子模块 各个层次的模拟验证、设计规则的检查、故障诊断。 第一章 EDA技术基础 4、综合仿真子模块 综合模块：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件。仿真模块实现对所描述电路的功能、逻辑和时序等进行验证。 5、布局布线子模块 完成由逻辑设计到物理实现的映射。 第一章 EDA技术基础 第二章 大规模可编程逻辑器件 CPLD和FPGA FPGA（Field Programmable Gates Array） CPLD（Complex Programmable Logic Device） FPGA：内部互连结构由多种长度不同的连线资 源组成，每次布线的延迟可不同，属统 计型结构。逻辑单元主体为由静态存储 器（SRAM）构成的函数发生器，即查找 表。通过查找表可实现逻辑函数功能。 采用SRAM工艺。 第二章 大规模可编程逻辑器件 CPLD：内部互连结构由固定长度的连线资源组成， 布线的延迟确定，属确定型结构。逻辑单 元主要由“与或阵列”构成。该结构来自于 典型的PAL、GAL器件的结构。采用EEPROM 工艺。 任意一个组合逻辑都可以用“与—或”表达式来描述，所以该“与—或阵列”结构能实现大量的组合逻辑功能。 第二章 大规模可编程逻辑器件 FPGA和CPLD的区别 定义 FPGA 现场可编程门阵列 CPLD 复杂可编程逻辑器件 结构 逻辑单元主体为由静态存储器（SRAM）构成的函数发生器，即查找表。通过查找表可实现逻辑函数功能。 逻辑单元主要由“与或 阵列”构成，采用 EEPROM工艺。 集成度 1K – 100 M 门 500 - 50000门 应用范围 FPGA逻辑能力较弱但 寄存器多(100多K),适 于数据密集型系统 CPLD逻辑能力强而寄存器少(1K左右),适用于控制(逻辑)密集型系统 使用方法 需要外带ROM 第三章 VHDL编程基础 一、VHDL程序的基本结构： ? 实体（Entity） ? 结构体（Architecture） ? 库（Library）、 程序包（Package） ? 配置（Configuration） 1、库和程序包 注意：std_logic_1164,std_logic_unsigned程序包 的使用 2、实体：定义系统的输入输出端口 注意：in、inout、out、buffer端口的区别 3、结