8 时序逻辑.ppt

* * 波形图： Q3 Q2 Q0 Q1 CP N进制计数器 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 例2 采用“同步置数法”，用74161构成十进制加计数器 N进制计数器 0000 0001 0100 0011 0010 1001 1000 0111 0110 0101 1101 1100 1011 1010 1111 1110 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 0 0 1 0 0 1 0 0 0 0 0 思考：校验一下能否自启动 1.确定计数器的状态转换图； N进制计数器 构成N进制计数器步骤： 2.根据计数器的初态确定并行数据输入端的连接； 3.根据计数器的终态确定与非门输入端的连接。 * 另一种接法：当输出达到1111时，有进位输出，通过非门使LD端输入为0，在CP到达时直接置数。 0111 0110 1111 1110 1101 1000 1001 1010 1011 1100 0101 0100 0010 0011 0001 0000 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET RCO LD RD 1 1 CP 1 1 0 1 1 0 CP N进制计数器 1 1 1 1 0 * 例3 试用两片74161构成100进制计数器 方法一： N进制计数器 1 1 1 1 0 0 0 0 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 （低） EP ET RCO LD RD Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 （高） EP ET RCO LD RD CP 1 1 1 1 CP CP 先用两片74161构成256进制计数器，然后再用“同步置数”法构成100进制计数器。16*6+4=100 * N进制计数器 1 1 1 1 0 0 0 0 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 （低） EP ET CO LD RD Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 （高） EP ET CO LD RD CP 1 1 1 1 CP CP 1 1 方法二：通过串行进位的方法构成256进制计数器，再用“同步置数” 法构成100进制计数器。 * 两片之间用非门连接的原理 74LS160是CP↑作用的计数器，若片间连接不用非门，则： CP … 15 16 Q0 Q1 Q2 Q3 低位 C1 Q0 高位 … 1 1 1 1 1 1 0 0 0 0 第15个CP过后，电路输出（11111），出错。 CP … 15 16 Q0 Q1 Q2 Q3 Q0 … 1 1 1 1 1 0 0 0 0 C1 低位 若用非门连接，则正常输出。 0 高位 * 方法三：当M可分解成N1和N2时，可将两个计数器分别接成N1进制计数器和N2进制计数器，然后再将两个计数器级联起来。因此，100进制计数器可由两个10进制计数器级联而成。 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 1 1 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 0 0 1 1 1 CP CP N进制计数器 （2）按要求设计组合输出电路。 计数器+组合输出电路 2. 电路组成 3. 设计过程 （1）根据序列码的长度S设计模S计数器，状态可以自定； 序列信号发生器 1. 序列信号 按一定规则排列的周期性串行二进制码 例1：产生110001001110序列码 第一步：设计计数器 序列信号发生器 1.序列长度S=12，设计一个模12计数器 2.选用74161 3.采用同步预置法 4.设定有效状态为Q3Q2Q1Q0=0100～1111 第二步：设计组合电路 D C B A L 0 0 0 0 × 0 0 0 1 × 0 0 1 0 × 0 0 1 1 × 0 1 0 0 1 0