触发器 数字电子技术基础第4章数字电子技术基础教学PPT课件.ppt

(4-*) 　边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在CP=0及CP=1不接收信号，输出不会误动作。 边沿触发器——CP脉冲上升沿或下降沿进行触发。 正边沿触发器——CP脉冲上升沿触发。 负边沿触发器——CP脉冲下降沿触发。 边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。 4.3 边沿触发器 (4-*) 4.3.1 边沿 D 触发器 一、电路组成﹕ QM QM CP R S Q Q S C1 R R S C1 1 1 1 D 从 主 Q Q CP C1 1D D 二、工作原理 CP=1期间，主被打开，主接收 跟随D( ) 此时从被封锁，Q不变。 CP↓到来时，主被封锁， CP↓前夕接收的D被锁存，同时从被打开，从按主的内容更新 （CP↓时刻有效） 是直接置1端， =0时，Q=1 是直接置0端， =0时，Q=0 SD RD 由两个同步D构成 符号 也叫异步输入端 (4-*) 三 主要特点 1 CP=1期间，主接收跟随D( )，从(Q)不变。 CP↓到来时， CP↓前夕的D被主锁存，从按主的内容更新: ，抗干扰能力极强 2 具有置0﹑置1功能。 3 无约束问题。 波形图 QM QM QM CP R S Q Q S C1 R R S C1 1 1 1 D 从 主 (4-*) 四、 集成边沿D 触发器 (一) CMOS 边沿 D 触发器 CC4013 (双 D 触发器) 符号 Q Q CP C1 1D D 引出端 功能 特性表 CP D RD SD Qn+1 注 ? 0 0 0 ? 1 0 0 ? ? 0 0 ? ? 0 1 ? ? 1 0 ? ? 1 1 0 1 Qn 1 0 不用 同步置0 同步置1 保持(?无效)异步置1 异步置0 不允许 CP 上升沿触发 SD RD Q1 Q1 Q2 Q2 VSS VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2 6 5 3 4 8 9 11 10 1 2 13 12 14 7 CC4013 (4-*) (二) TTL 边沿 D 触发器 7474 (双 D 触发器) 符号 引出端 功能 特性表 CP D RD SD Qn+1 注 ? 0 1 1 ? 1 1 1 ? ? 1 1 ? ? 0 1 ? ? 1 0 ? ? 0 0 0 1 Qn 0 1 不用 同步置0 同步置1 保持(?无效)异步置0 异步置1 不允许 Q Q CP C1 1D D Q1 Q1 VCC SD1 CP1 SD2 CP2 D1 RD1 D2 RD2 Q2 Q2 地 4 2 3 1 10 12 11 13 5 6 9 8 14 7 – – – – – – SD RD CP 上升沿触发 7474 (4-*) 4.3.2 边沿 JK 触发器 一、电路组成及符号 二、工作原理 QM QM CP R S Q Q S C1 R R S C1 1 1 1 D 1 1 J K 冗余项 国 标 符 号 Q Q CP C1 1J IK J K CP 下降沿有效 (4-*) 三 主要特点 1 CP=1期间，主接收跟随J、K ( )，从(Q)不变。 CP↓到来时， CP↓前夕的J、