第3章触发器 数字电子技术课件.ppt

第3章 触发器 第1章 第3章 触发器 例1： 例2：画出同步 S R触发器的输出波形。设触发器的初态为Q=0。 例：画出JK 触发器输出波形 触发器的逻辑功能和电路结构形式是两个不同的概念。 逻辑功能：是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，可用特性表、特性方程或状态转换图给出。 按逻辑功能不同分为SR、D、JK、T和T′触发器等。 按电路结构/触发方式不同分为电平触发器、脉冲触发器和边沿触发器等。 同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 2. 集成边沿JK触发器 　　常用的集成边沿JK触发器产品较多，典型的如，TTL系列的74LS/F112、CMOS系列的74HC/HCT112等。它们都是由两个独立的下降沿触发的边沿JK触发器组成、功能大致相同、均设有直接置1端（ 端）和直接置0端（ 端）。常用的TTL系列74LS112和CMOS系列74HC112都是双列直排16脚封装，其功能表、逻辑符号和引脚排列图，分别如表3.3.4和图3.3.9所示。 3.3 边沿触发器 3.3 边沿触发器 1. T触发器和T′触发器 　　在工程中，常需要有这样一种逻辑功能的触发器，当输入信号（控制信号）T=1时，每来一个时钟信号CP，触发器的状态就翻转一次，即工作在计数状态；而当输入信号（控制信号）T=0时，时钟信号CP到达时，它的状态保持不变。具备这种逻辑功能的触发器称为T触发器。T触发器的特性表和驱动表分别如表3.3.5和表3.3.6所示。 3.3 边沿触发器 T触发器和T′触发器 3.3.3 　　由表3.3.5，有T触发器的特性方程 　　T触发器的状态转换图和逻辑符号（下降沿触发）如图3.3.11所示。 　　T′触发器，是指每输入一个时钟信号CP，状态就翻转一次的触发器，即只具备翻转功能的T触发器。T′触发器的特性方程为 3.3 边沿触发器 　　在图3.3.112(a)中，将JK触发器的两个输入端短接作为输入信号T端，就构成了下降沿触发的T触发器。将T代入JK触发器特性方程中的J和K，即有T触发器的特性方程 　　在图3.3.112（b）中，将JK触发器的两个输入端短接、并接高电平1作为输入信号T′端，就构成了T′触发器。将T=1代入JK触发器特性方程中的J和K，即有T′触发器的特性方程 3.3 边沿触发器 2. 用D触发器构成T触发器和T′触发器 　　T触发器的特性方程为 ，D触发器的特性方程为Qn+1=D，令这两个特性方程相等，由此有 　　根据式(3.3.7)、式(3.3.8)可画出用D触发器（上升沿触发）构成的上升沿触发的T触发器和T′触发器，如图3.3.13所示。 　　T′触发器的特性方程为 ，D触发器的特性方程为Qn+1=D，令这两个特性方程相等，由此有 3.3 边沿触发器 3. T′触发器应用举例 [例3.3.7] 试用T′触发器设计一个二分频电路。 解：由于计数器具有分频的功能，而每输入一个时钟信号CP，T′触发器的状态就翻转一次，即具有计数的功能。由此，可用一个T′触发器（上升沿触发）构成一个一级二分频电路，如图3.3.14(a)所示。图3.3.14(b)所示为该二分频电路的工作波形。由图3.3.14(b)可以看出，输出信号Q的周期是输入时钟信号CP的两倍，即实现了对输入时钟信号CP的二分频。 3.3 边沿触发器 一、SR触发器 1.定义：符合下表的触发器即为SR触发器。 SR触发器特性表 3.3 边沿触发器 触发器的转换 3.3.4 2.特性方程（又称为状态方程） 由特性表得到Qn+1的状态转换卡诺图。 　 RS触发器的Qn+1卡诺图 进一步可写出Qn+1的表达式。 S 　 R Qn Qn+1 0　　0 0 　0 0 1 0 1 0　　1 0 　1 0 1 0 0 1　　0 1 　 0 0 1 1 1 1 　 1 1 　 1 0 1 × × 输入 输出 约束条件表示不允许将R、S同时取为1 3.3 边沿触发器 3.状态转换图 　RS触发器的状态转换图 3.3 边沿触发器 画出基本 SR 触发器的输出波形 3.3 边沿触发器 0 0 S R 0 1 0 1 0 1 1 1 不定 Qn+1 Qn 3.3 边沿触发器 二、JK触发器 1. JK 触发器特性表 2. JK 触发器状态表 3.3 边沿触发器 3. 特性方程 4.