集成电路板图绘制方法解析.doc

集成电路课程设计 版图设计部分 实验文档 微电子中心 王永生  工欲善其事，必先利其器Cadence公司的Virtuoso版图设计工具是业内流行的版图设计软件，可以和schematic view在同一个设计环境里进行版图设计。并且可以完成相应的DRC、LVS等验证工作。 1、工具的使用 （见附录做数据准备工作） 首先确保执行目录下有display.drf文件。 进入~/training/ic/layout_labs$目录，启动cadence的设计环境平台，在命令行提示符($)下执行， $ icfb 首先建立一个设计库，tools - library manager， File - New - Library, 在Name内添上lab2，ok后，选择compile a techfile，找到techfile，然后ok。 这样就建立了一个设计库。这里注意需要选择编译techfile，是因为我们要依据电路进行版图设计。 然后，在lab2设计库里建立一个layout view，在Library Manager菜单 New- cell view， 填入inv，view name选layout，tool 选virtuoso，然后ok，则会出现版图的编辑界面。 在版图编辑界面中，从LSW中选择图层，然后绘制各种图形。各个编辑命令在菜单里均可找到，常用的命令以按钮的方式显示在编辑窗口的左侧。另外，记住一些常用命令的快捷方式有助于快速绘制版图，例如， 创建长方形：r； 创建path：p； Copy：c； Move：m； Ruler：k； 清除ruler：K； Stretch（拉伸）：s； 插入instance：i； 至此工具的初步使用已经进行了简单的介绍，下面结合具体的基本电路进行版图设计的介绍。 2、基本版图设计——反相器 2.1 PDK——Process Design Kit PDK是foundry提供的一套单元库，目的是为了简化电路及版图设计过程。在PDK中，常用的器件的版图已经创建为单元，并且是参数化的。版图设计者在使用时，只需要进行例化（instance），并填上需要的参数即可，例如：绘制一个NMOS，在刚才创建的inv的编辑窗口，插入instance（快捷方式i），选择PDK库中的3.3V的NMOS管nmos_3p3，填入length=350n， Total width=2u. （注明：total width=finger width × fingers）。 如果一个foundry工艺已经提供PDK，那么在电路设计和版图设计中均可采用其中的器件。在下面的training中，电路中的器件已更新为PDK中的器件。 注意，需要在cds.lib中指明PDK库（xxxx35dg_XxXx）的路径。 2.2 反相器的版图设计 在每次版图设计前，要注意设置版图的格点，菜单options-Display… 格点的大小需要根据工艺手册上得知，这里X snap Spacing=0.025，Y snap Spacing=0.025.然后点save to (library)或（Cellview)。 这里设计电路设计部分第四节中图4实例电路中的反相器，即adc_flash3库中的inv电路。（注意：为了便于LVS，inv电路中的器件已经由analogLib库换为PDK中的器件，由于采用的是相同的器件，这不影响原始电路的仿真。） 从PDK中选择3v的NMOS和PMOS，按照电路的尺寸填入相应的器件参数。如下图， 然后放置P-tie和N-tie，即在NWELL区域里放置M1_NWELL，在P衬底放置M1_PSUB。 然后用POLY2（drw）层连接inv的输入， 然后放置poly2和MET1的contact M1_POLY2，并用MET1（lbl）打上label 为vin。用MET1（drw）连接inv的输出、电源和地，并分别用MET1（lbl）打上label 为vout、vdd！、gnd！。 注意，每个层次都有不同的purpose，如metal1有drawing层MET1（drw）和label层MET1（lbl）。用drawing层绘制图形，用label层标名称。 2.3 练习 针对电路设计部分第三节练习题的单级放大器电路，进行其版图设计。 注意：大家可以在原来的spice_labs目录下做这个练习。但需要将电路中的器件由analogLib库改为PDK库中的相应的器件。 三、版图验证（2） 1、采用DIVA做DRC验证 DIVA是cadence的Virtuoso传统的版图验证工具，是virtuoso的组成部分。但由于DIVA对大规模的集成电路版图的验证能力较弱，LVS设置麻烦，近些年被新兴的工具所代替，如cadence自己的Assura、ment