16×16位移位相加乘法器设计说明书.doc

第*章 具体章节标题 word专业整理 学习资料 整理分享 本科学生毕业论文 论文题目： 16×16位移位相加乘法器设计 学 院： 电子工程学院 年 级： 2009级 专 业： 集成电路设计与集成系统 姓 名： 于昊 学 号：指导教师： 曹贝 2012年 6 月 13日 word专业整理16×16位移位相加乘法器 学习资料 整理分享 PAGE 1 摘要 随着集成电路设计技术的不断进步，乘法器的芯片设计实现的研究与应用越来越广泛，对乘法器进行ASIC芯片设计，具有设计实现过程简单、所用到的EDA工具完善而且成熟、硬件开销小、易于在VLSI电路或系统级芯片中集成。通常，数字电路设计的流程对于芯片的实现而言，需要RTL级的HDL描述，并要对各层次的设计进行功能仿真验证，在验证电路能按预期设计功能工作后，即可对RTL级的HDL描述进行综合、优化，形成门级网表。整个设计流程可称为数字电路的前端设计。本课题基于移位相加算法的研究，设计16位移位相加乘法器，并在功能仿真通过后，将所设计的Verilog RTL级代码进行综合，采用Synopsys公司Design Compiler EDA工具进行电路综合，获得16位移位相加乘法器的门级网表与电路实现。 关键词 数字电路设计；移位相加乘法器；综合； Abstract Abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract.(英文摘要内容必须与中文摘要完全对应。英文摘要采用Times New Roman小四号字书写，毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为1.5倍行距。) Key words Key words;key words; key words(英文关键词内容必须与中文关键词完全对应。英文关键词采用Times New Roman小四号字书写，毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为1.5倍行距。关键词与关键词之间用“;”隔开) 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc356155213 摘要 PAGEREF _Toc356155213 \h 1 HYPERLINK \l _Toc356155214 Abstract PAGEREF _Toc356155214 \h 2 HYPERLINK \l _Toc356155215 第一章 乘法器研究的背景与意义 PAGEREF _Toc356155215 \h 4 HYPERLINK \l _Toc356155216 1.1乘法器的发展现状 PAGEREF _Toc356155216 \h 4 HYPERLINK \l _Toc356155217 1.1.1国内乘法器现状 PAGEREF _Toc356155217 \h 5 HYPERLINK \l _Toc356155218 1.1.2国外乘法器现状 PAGEREF _Toc356155218 \h 5 HYPERLINK \l _Toc356155219 1.2乘法器概述 PAGEREF _Toc356155219 \h 6 HYPERLINK \l _Toc356155220 1.3乘运算 PAGEREF _Toc356155220 \h 6 HYPERLINK \l _Toc356155221 1.4乘法器结构 PAGEREF _Toc356155221 \h 7 HYPERLINK \l _Toc356155222 1.5乘法器端口定义 PAGEREF _Toc356155222 \h 8 HYPERLINK \l _Toc356155223 第二章 移位相加乘法器设计的基本原理 PAGEREF _Toc356155223 \h 9 HYPERLINK \l _Toc356155224 2.1．1 移位相加算法 PAGEREF _Toc356155224 \h 9 HYPERLIN