数字系统测试与可测性设计试验参考指导书ATPG应用样本.docx

数字系统测试与可测性设计试验参 考指导书ATP?用 《数字系统测试与可测性设计》 实验指导书（二） 实验教师： 2012年4月9日 .实验名称和目的 实验名称：ATPG应用 实验目的：了解Mentor公司的FastScan-（ATPG 生成工具）业界最杰出的测试向量自动生成工 具。了解测试各种基准电路的标准输入格式，运 用FastScan工具生成测试向量。深入理解单固 定故障模型相关概念。 .实验前的预习及准备工作： 1、 充分理解课堂上学习的故障模型相关概念。 2、 Mentor公司的测试相关工具的介绍 缩略语清单： ATPG : Automatic Test Pattern Generation ATE : Automated Test Equipment BIST : Built In Self Test CUT : Chip/Circuit Under Test DFT : Design For Testability DRC : Design Rule Check ing PI : Primary Input PO : Primary Output 组合ATPG生成工具FastScan FastScan是业界最杰出的测试向量自动生 成（ATPG工具，为全扫描IC设计或规整的部 分扫描设计生成高质量的测试向量FastSca n 分扫描设计生成高质量的测试向量 FastSca n 支持所有主要的故障类型，它不仅可以对常用的 Stuck-at 模型生成测试向量，还可针对 transition 模型生成at-speed 测试向量、针对 IDDQ模型生成IDDQ测试向量。此外 FastScan 还可以利用生成的测试向量进行故障仿真和测 试覆盖率计算。 另外，FastScan MacroTest 模块支持小规 模的嵌入模块或存储器的测试向量生成。 针对关 键时序路径，Fastscan CPA模块可以进行全面 的分析。 主要特点： ?支持对全扫描设计和规整的部分扫描设计自动 生成高性能、高质量的测试向量； ?提供高效的静态及动态测试向量压缩性能，保 证生成的测试向量数量少，质量高； ?支持 多种故 障模型：stuck-at、toggle、 transition 、critical path 和 IDDQ; ?支持多种扫描类型：多扫描时钟电路，门控时 钟电路和部分规整的非扫描电路结构； ?支持对包含BIST电路，RAM/RO和透明Latch 的电路结构生成ATPG ?支持多种测试向量类型： Basic,clock-sequen tial,RAM-Seque ntial,clo ck PO,Multi-load; ?利用简易的Procedure文件，可以很方便地与 其他测试综合工具集成； ?通过进行超过140条基于仿真的测试设计规则 检查，保证高质量的测试向量生成； ?FastScan CPA选项支持 at-speed 测试用的路 径延迟测试向量生成； ?FastScan MacroTest选项支持小规模的嵌入模 块或存储器的测试向量生成； ?FastScanDiagnostics 选项可以通过分析 ATE 机上失败的测试向量来帮助定位芯片上的故障； ?ASICVetor In terfaces 选项可以针对不同的 ASIC工艺与测试仪来生成测试向量； 最新的ATPG Accelerator技术可以支持多CPU 分布式运算； ?智能的ATPG专家技术简单易用，用户即使不 懂ATPG也能够由工具自动生成高质量的测试 向量； ?支持32位或64位的UNIX平台(Solaris,HP-PA) 及 LINUX 操作平 FastScan 的 ATPG SETUP ModeFrom Test SynthesisTo ASICVendor SETUP Mode From Test Synthesis To ASICVendor 流程 由上图可知，在启动 FastScan时，FastScan首 先读入、解释并检查门级网表和一个 DFT库。 如果遇到问题，FastScan会退出并发布一个消 息。如果没有遇到问题，FastScan直接进入到配 置(Setup濮式。在配置模式，可以使用交互方式 或者使用Dofile批处理方式，来建立关于电路和 扫描的基本信息，以及指定在设计展平 (flattening)阶段时影响生成仿真模型的条件。完 成所有配置后，退出配置模式就直接进入到 DRC检查阶段，进行DRC检查。如果检查通过， 那么直接进入到 ATPG模式。进入ATPG模式 后由上图可看出，有四个过程：生成错误列表， 生成测试模式，压缩测试模式和储存测试向量。 FastScan的输入需要以下几个文件：带 Scan chain的电路网表，库描述文件 和Fa