3.1_3.2 VHDL程序基本结构.ppt

第3章 VHDL的语法结构及编程 3.1 概述 3.2 VHDL程序基本结构 3.3 VHDL语言要素 3.4 VHDL顺序语句 3.5 VHDL并行语句 3.6 子程序(SUBPROGRAM) 3.7 VHDL描述风格 优点： HDL设计的电路能获得非常抽象级的描述。如基于RTL(Register Transfer Level)描述的IC，可用于不同的工艺。 HDL设计的电路，在设计的前期，就可以完成电路的功能级的验证。 HDL设计的电路类似于计算机编程。 VHDL语言是一种高级描述语言，适用于行为级和RTL级的描述，最适于描述电路的行为； Verilog语言和ABEL语言是一种较低级的描述语言，适用于RTL级和门电路级的描述，最适于描述门级电路。 1993年，IEEE对VHDL进行了修订，公布了新版本的VHDL，即IEEE标准的1076-1993版本。 现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，将承担起几乎全部的数字系统设计任务。 3.2 VHDL程序基本结构 使用VHDL语言设计一个硬件电路时，至少需要描述三个方面的信息：① 设计是在什么规范范围内设计的，这就是库、程序包使用说明；② 所设计的硬件电路与外界的接口信号，这就是设计实体的说明；③ 所设计的硬件电路其内部各组成部分的逻辑关系以及整个系统的逻辑功能，这就是该设计实体对应的结构体说明。 1．设计思路 根据数字电子技术的知识，我们知道，74LS00是一个四—2输入与非门，亦即该芯片由四个2输入与非门组成，因此我们设计时可先设计一个2输入与非门(如图3.1(a)所示)，再由四个2输入与非门构成一个整体——MY74LS00(如图3.1(b)所示)。 2．VHDL源程序 1) 2输入与非门NAND2的逻辑描述 -- IEEE库及其中程序包的使用说明 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； --实体NAND2的说明 ENTITY NAND2 IS PORT(A，B：IN STD_LOGIC； Y：OUT STD_LOGIC)； END ENTITY NAND2； --实体NAND2的结构体ART1的说明 ARCHITECTURE ART1 OF NAND2 IS BEGIN Y=A NAND B； END ARCHITECTURE ART1； 2) MY74LS00的逻辑描述 -- IEEE库及其中程序包的使用说明 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； --实体MY74LS00的说明 ENTITY MY74LS00 IS PORT(A1，B1，A2，B2，A3，B3，A4，B4： IN STD_LOGIC； Y1，Y2，Y3，Y4： OUT STD_LOGIC)； END ENTITY MY74LS00； --实体MY74LS00的结构体ART2的说明 ARCHITECTURE ART2 OF MY74LS00 IS --元件调用声明 COMPONENT NAND2 IS PORT(A，B：IN STD_LOGIC； Y：OUT STD_LOGIC)； END COMPONENT NAND2； --元件连接说明 BEGIN U1: NAND2 PORT MAP(A=A1，B=B1，Y=Y1)； U2：NAND2 PORT MAP(A=A2，B=B2，Y=Y2)； U3：NAND2 PORT MAP(A3， B3， Y3)； U4：NAND2 PORT MAP(A4， B4， Y4)； END ARCHITECTURE ART2； 3．说明与分析 (1) 整个设计包括两个设计实体，分别为NAND2和MY74LS00，其中，实体MY74LS00为顶层实体。 (2) 实体NAND2定义了2输入与非门NAND2的引脚信号A、B(输入)和Y(输出)，其对应的结构体ART1描述了输入与输出信号间的逻辑关系，即将输入信号A、B与非后传给输出信号端Y。 (3) 实体MY74LS00及对应的结构体ART2描述了一个如图所示的四—2输入与非门。由其结构体的描述可以看到，它是由四个2输入与非门构成的。 (4) 在MY74LS00接口逻辑VHDL描述中，根据图3.1(b)右侧的MY74LS00的原理图，实体MY