设计4 数字时钟电路设计.ppt

设计4 数字时钟电路设计 学习目的：掌握数字电路系统的设计方法、装调 技术及集成电路定时器555的使用。 一、设计课题：多功能数字时钟电路 功能要求： （1）基本功能（必做） ①准确计时，以数字形式显示时、分、秒的时间 ②小时的计时要求“24翻0”，分和秒要求60进位 ③校正时间 （2）扩展功能（选做） ①定时控制 ②报整点时数 二、数字时钟原理 三、主体电路的设计与装调 1.振荡器的设计 本课题采用集成电路定时器555与RC组成多谐振荡器，一方面是为了练习555集成块的使用，同时可节省器材。 2.分频器 3.计数器 秒、分为60进制计数器，时为24进制计数器 （1） 60进制计数器 由十进制和六进制级联而成。十进制由74LS90组成，六进制由74LS92组成，引脚图如下： 60进制计数器连线图 （2）二十四进制计数器 4.译码器和显示器 采用74LS48译码，与8421编码器配合 5.校时电路 采用74LS00(四—二与非门）74LS04(六反相器） 校时电路原理图 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。 不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 例 要求上午7时59分发出闹时信号，持续时间为1分钟。 解 7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。 由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路 级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时 如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01?F的小电容相并联 经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示 如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器 附录：元器件引脚图 （1） 秒、分为60进制计数器，时为24进制计数器 60进制计数器 由十进制和六进制级联而成。十进制由74LS90组成，六进制由74LS92组成，引脚图如下： 60进制计数器连线图 二十四进制计数器 （2）译码器和显示器 采用74LS48译码，与8421编码器配合 （3）74LS00(四—二与非门）、74LS20 (二—四与非门）、74LS04(六反相器）、 调试要点 （1）用示波器检查振荡器输出，秒脉冲输出； （2）将1秒信号送入“时”、“分”、“秒”计数器， 检查各级计数器的工作情况； （3）观察校时电路是否满足要求； （4）当分频器、计数器调试正常后，观察电子钟是否准确正常。 四、PCB板制作（Protel99使用） （1）画电路原理图 （2）电气检查 （3）元件封装 （4）生成报表 （5）画PCB板图 （6）打印制作PCB电路板 五、调试要点 （1）用示波器检查振荡器输出，秒脉冲输出； （2）将1秒信号送入“时”、“分”、“秒”计数器， 检查各级计数器的工作情况； （3）观察校时电路是否满足要求； （4）当分频器、计数器调试正常后，观察电子钟是否准确正常。 3. 报整点时数电路--编码器 0 0 1 1 0 1 0 0 1 12 1 1 0 1 1 0 0 0 1 11 0 1 0 1 0 0 0 0 1 10 1 0 0 1 1 0 0 1 0 9 0 0 0 1 0 0 0 1 0 8 1 1 1 0 1 1 1 0 0 7 0 1 1 0 0 1 1 0 0 6 1 0 1 0 1 0 1 0 0 5 0 0 1 0 0 0 1 0 0 4 1 1 0 0 1 1 0 0 0 3 0 1 0 0 0 1 0 0 0 2 1 0 0 0 1 0 0 0 0 1 D0 D1 D2 D3 Q0 Q1 Q2 Q3 Q4 CP 减法计数器输入 小时计数器输出 分进位脉冲