实验三-8线3线优先编码器.doc
文本预览下载声明
姓名 学号 实验日期 成绩 XXX XXXXXXX 年 月 日
实验三 基本组合逻辑电路的PLD实现（2）
实验名称：利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器
实验目的:
熟悉用可编程器件实现基本组合逻辑电路的方法。
进一步熟悉MAX+plus II软件的使用方法，熟悉原理图输入法和VerilogHDL输入法，进一步熟悉如何编译，器件选择，管脚分配和仿真。
预习要求：
回顾数字电路中关于优先编码器的相关知识。
实验说明：
用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言输入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语言。
优先编码器的功能是允许同时在几个输入端有输入信号，编码器按照输入信号的优先等级对同时输入的多路信号中优先级最高的一路进行编码。
8线-3线优先编码器的真值表如下图所示：
实验内容与步骤：
新建一个属于自己的工程目录。
新建一张电路图文档，调用8线-3线优先编码器芯片74148（注意其均是低电平有效），完成设计。
对电路图进行编译，仿真。
用VerilogHDL语言方式编写一个8线-3线优先编码器。
完成编译，管脚分配，并对模块进行仿真。
实验报告要求：
将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。
将代码关键位置写上相应注释（可用中文）。
对仿真波形截图，贴到实验报告中。
实验图表与数据：
1. 8线-3线优先编码器电路图：
2. 8线-3线优先编码器电路仿真波形：
3 .8线-3线优先编码器Verilog代码：
4. 8线-3线优先编码器Verilog代码仿真波形：
物电学院 《可编程逻辑设计》实验报告单
3
显示全部