电子设计自动化EDA技术实验三报告模板-线-线优先编码器设计.doc

南京工程学院 自动化学院 实 验 报 告 课程名称 电子设计自动化EDA技术 实验项目名称 8线-3线优先编码器设计 实验学生班级 实验学生姓名 同组学生姓名 实验时间 实验地点 实验成绩评定 指导教师签字 年 月 日 本实验类型： □演示性 □验证性 ■设计性 □论证性 一、实验目的和要求 二、实验主要仪器和设备 三、实验原理 四、实验方案设计、实验方法 五、实验步骤 六、实验结果分析 七、实验结论 八、思考题 注：①1-4项内容为实验预习内容，学生须在进实验室之前完成。 ②实验结果须有指导教师签字。 一、实验目的和要求 复习编码器的原理，掌握编码器的设计实现方法，设计实现数字系统设计中常用的8线-3线优先编码器，逐步学会熟练运用MAX+PLUSⅡ或Quartus II软件，熟悉EDA的VHDL程序设计方法、学习掌握组合逻辑电路的VHDL描述方法，进一步掌握应用EDA常用工具进行组合逻辑电路的设计、分析、综合、仿真等的技巧。 二、实验主要仪器和设备 计算机及操作系统 MAX+Plus II或Quartus II软件 编程电缆（可选） 三、实验原理 真值表 8线-3线优先编码器的真值表如下： 管脚 8线-3线优先编码器的管脚如图： 其中IN表示输入编码位，Sel为片选信号，Y表示输出编码值，YS与YEX表示器件状态，“11”表示器件未选中，“01”表示无键按下，“10”表示器件工作态。 四、实验方案设计、实验方法 实验方案 8-3优先编码器的VHDL描述有多种方法，设计过程中可以根据真值表采用case…when语句、with…select语句、if…then结构等多种手段实现，也可以根据真值表分析输入输出间的逻辑关系，根据逻辑关系写出其布尔表达式，根据布尔代数式调用基本逻辑门元件实现8-3优先编码器。 本实验中根据真值表用if-then结构实现8-3优先编码器 实验方法 首先根据前文所述，对照真值表的列出的不同输入逻辑状态，分情况依次输出于输入的对应关系，而后编译综合，由开发系统自行实现电路功能。 五、实验步骤 设计输入 利用FILE\New菜单输入VHDL源程序，创建源文件 设计项目的创建 原文件存储….. 利用FILE\Project\Set Project… 设计编译 …. 器件选择及管脚分配 ….. 设计仿真 ….. 时序分析 ….. 编程下载（可选）…. 六、实验结果与分析 VHDL源程序清单 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ENCODER IS PORT(I : IN STD_LOGIC_VECTOR(7 DOWNTO 0); SEL: IN STD_LOGIC; Y : OUT STD_LOGIC_VECTOR(2 DOWNTO 0); YS,YEX : INOUT STD_LOGIC); END ENCODER; ARCHITECTURE sample OF ENCODER IS BEGIN P1:PROCESS(I,SEL) BEGIN if SEL=1 then Y =111; YS =1; YEX=1; elsif I(7)=0 then Y =000; YS =1; YEX=0; elsif I(6)=0 then Y=001; YS =1; YEX=0; elsif I(5)=0 then Y=010; YS =1; YEX=0; elsif I(4)=0 then Y=011; YS =1; YEX=