TMS320F2837xD双核Delfino微控制器.PDF

Product Sample Technical Tools Support Folder Buy Documents Software Community TMS320F28377D, TMS320F28376D, TMS320F28375D, TMS320F28374D ZHCSC63A – DECEMBER 2013– REVISED MARCH 2014 TMS320F2837xD 双双核核Delfino™ 微微控控制制器器 1 器器件件概概述述 1.1 特特性性 1 • 双核架构 • 外部基准 – 两个TMS320C28x 32 位CPU • 多达 12 个外部通道 – 200MHz （5ns 周期时间） – 12 位模式 – IEEE-754 单精度浮点单元(FPU) • 每个速率为3.5 MSPS （系统速率高达 – 三角法数学单元(TMU) 14MSPS） – Viterbi / 复杂数学单元(VCU-II) • 单端或差分 – 16 x 16 和32 x 32 介质访问控制(MAC) 运算 • 外部基准 – 16 x 16 双 MAC • 多达24 个外部通道 – 每个内核中3 个32 位CPU 定时器 – 单个采样与保持(S/H) – 哈佛(Harvard) 总线架构 （四同步S/H 系统） – 快速中断响应和处理 – ADC 转换的集成后置处理 N – 统一存储器编程模型 • 饱和偏移校准 O • 两个可编程控制律加速器(CLA) • 定点计算误差 I – 200MHz （5ns 周期时间） • 具有中断功能的高、低和过零比较 T – 32 位浮点数学加速器 • 触发至采样延迟捕捉 A （IEEE 754 单精度） – 具有毛刺脉冲滤波器的模拟比较器/数模转换器 M – 独立于主CPU 之外执行代码 (DAC) 子系统，用于窗口化触发监视器和 PCMC R