基于DDS技术利用VHDL设计的数字移相信号发生器.doc

摘 要 利用FPGA芯片及D/A转换器，采用直接数字频率合成技术，设计实现了一个频率、相位可控的正弦信号发生器，同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构，及设计的思想和实现方法。经过设计和电路测试，输出波形达到了技术要求，控制灵活、性能较好，也证明了基于FPGA的DDS设计的可靠性和可行性。 直接数字频率合成（DDS）技术采用数字合成的方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 在理论上对DDS的原理及其输出信号的性能进行了分析，完成了基于DDS的数字移相信号发生器的设计，采用VHDL语言，成功地编写出了设计程序，并且在Quartus 2软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。 在本文中，我们设计了一个频率相移测量仪。主要分为如下几个部分： 波形数据ROM模块 32位加法器模块 10位加法器模块 32位锁存器模块 10位锁存器模块 关键词：直接数字频率合成（DDS），现场可编程门阵列（FPGA），正弦波信号发生器 目 录 一. 任务解析…………………………………………………………………3 二. 系统方案论证……………………………………………………………3 2.1总体方案与比较论证..........................................................................3 2.2系统原理与结构…………………………………………………….4 2.2.1主要芯片选型与开发环境…………………………………….4 2.2.2DDS技术和原理……………………………………………..…7 A．DDS原理………………………………………………………..…..….7 B．相位累加器………………………………………………………....……8 C．波形ROM示意图如图…………………………………………………..9 D．系统结构…………………………………………………………...……10 E．系统功能分析…………………………………………………….……..10 F．系统结构模块………………………………………………………...….11 三. 系统顶层文件……………………………………………………..…11 四.仿真……………………………………………………………….……13 五.系统的模块与程序实现……………………………………………….13 5.1 源程序……………………………………………………………13 5.2 32位加法器模块.....................................15 5.3 32位锁存器模块.....................................15 5.4 10位加法器模块.....................................16 5.5 10位锁存器.........................................17 5.6 波形数据RO.........................................17 5.7 生成正弦数据的程序和文件...........................20 5.8 生成的正弦波文件mdata.mif表格.....................21 六.设计总结...............................................22 七.参考文献................................................23 一．任务解析 1.1任务目的 掌握数字移相信号发生器的工作原理和设计方法； 掌握DDS技术的工作原理； 掌握GW48_SOPC实验箱的使用方法； 了解基于FPGA的电子系统的设计方法。 1.2任务技术要求 基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。 a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。 b．A、B两路正弦信号输出，10位输出数据宽度 c．相位差范围为0～359°，步进为1.4°，相位差值可预置。 d．数字显示预置的频率（10进制）、相位差值。 1.3任务发挥 a．修改设计，增加幅度控制电路（如可以用一乘法器控制