文档详情

实验一七段数码显示译码器设计.docx

发布:2024-11-05约5.42千字共12页下载文档
文本预览下载声明

21

《EDA技术实用教程》实验报告实验一七段数码显示译码器

班级学号姓名日期2010.9.29

一、实验目的

1、了解显示译码器的结构和理解其工作原理。

2、学习7段数码显示译码器设计。

3、学习VHDL的多层次设计方法。

二、实验仪器

PC机,QuartusII8.0设计平台。EDA实验开发系统。

三、实验原理

7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16

进制的,为了满足16进制数的译码显示,最方便的方法就是利用译码程序在

FPGA/CPLD中来实现。但为了简化过程,首先完成7段BCD码译码器的设计。如图3-1作为7段BCD码译码器,输出信号LED7S的7位分别接如图3-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段:

g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。

四、实验步骤及结果

1破解软件

2、新建工程

Fzi07weru,T

Fzi07weru,TrUpj2

Whatisthewotkingdirectotyforthisptoject?

FNex4

Whatisthenameofthisproject?ex4

Whatisthenameofthetop-leveldesignentityforthisproject?Thisnameiscasesensitiveandmust

exactymatchtheentitynameinthedesignfileex4

UseExistingProjectSettings.

前两个实验到这里直接点击“Finish”完成一个工程的建立,现在点击“Next”来调用

22

芯片。

点击“Next”

选择芯片类型,这次选择“ACEXIK”

Device

Selectthefamilyanddeviceyouwanttotargetfotcompilation

ShowinAvailabledeviceshst

DevicefamilyFamlyACEX1K

DevicerAIl

Package

Pincount

AnyAny

SpeedgiadeAny

厂Showadvanceddevices厂Had[copycompatiblgc=

DeviceandPinOptions

Targetdevice

CAutodeviceselectedbytheFitter

SpecificdeviceselectedinAvailabledeviceslistCthern/a

Ayalabledevices

Name

Corey.

LEs

Memot

PLL

EP1K30FC256-325V

EPiK30F1256-225V

EP1K30QC208-125V

EP1K30QC208-22.5V

EP1K300C208-32.5V

EPIK30TC144-12.5V

EP1K30TC144-225V

EP感25V

-MigtationcompatiblityMigiationDevices

0migtationdevicesselected

1728

24576

0

1728

24576

1728

24576

1728

24576

1728

24576

0

1728

24576

1728

24576

17E

24576

ConpE2ndevice-Haid[

FLmtDSPFAMtoHardCopydevicereaouces

OKCancel

23

DeviceandPin

DeviceandPinOptions

Dual-PurposePins

显示全部
相似文档