可编程逻辑器件PLDProgrammableLogicDevice.PDF

第八章 可编程逻辑器件PLD (Programmable Logic Device） §8-1 可编程逻辑器件PLD概述 §8-2 可编程逻辑器件PLD的基本单元 §8-3 现场可编程逻辑阵列FPLA §8-4 可编程逻辑器件PAL §8-5 通用逻辑阵列GAL §8-6 可擦除的可编程逻辑阵列EPLD §8-7 现场可编程门阵列FPGA §8-8 PLD的编程 §8-1 可编程逻辑器件PLD概述 PLD是70年代发展起来的新型逻辑器件，相继出现了 ROM、 • 可由或阵列直接输出， PROM、PLA、PAL、GAL、EPLD和FPGA等，它们组成基本相 似。 构成组合； PLD主体 • 通过寄存器输出， 一、PLD 的基本结构 输出既可以是低电平有效， 构成时序方式输出。 又可以是高电平有效。 输入信号 互补 输出函数 输入 与门 或门 输出 电路 阵列 乘积项 阵列 和项 电路 可直接 输入 输出 也可反馈到输入 反馈输入信号 二、PLD的逻辑符号表示方法 1.输入缓冲器表示方法 PLD具有较大的与或阵列，逻辑图的 A A 画法与传统的画法有所不同 2.与门和或门的表示方法 A F1 F2 编程连接 固定连接 A B C D A B C D F1=A•B•C F2=B+C+D 下图列出了连接的三种特殊情况: 1.输入全编程，输出为0 。 2.也可简单地对应的与门中画叉，因此E=D 。 3.乘积项与任何输入信号都没有接通，相当与门输出为 1。 注：F=1将导致关断其它乘积项的输出。 下图给出最简单的PROM 电路图，右图是左图的简化形 式。 编程连接点 固定连接点 （或） （与） 实现的函数为： F A B •A +B1 •