用VHDL设计8位右移寄存器.doc
文本预览下载声明
EDA实验——8位右移寄存器
编程如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY shift1 IS
PORT CLK,RIN:IN STD_LOGIC;
DIN:IN STD_LOGIC_VECTOR 7 DOWNTO 0 ;
QB:OUT STD_LOGIC;
Q: OUT STD_LOGIC_VECTOR 7 DOWNTO 0 ;
END shift1;
ARCHITECTURE EXX1 OF shift1 IS
BEGIN
PROCESS CLK,RIN
VARIABLE REG8: STD_LOGIC_VECTOR 7 DOWNTO 0 ;
BEGIN
IF CLKEVENT AND CLK 1 THEN
IF RIN 0 THEN REG8: DIN;
ELSE REG8 6 DOWNTO 0 : REG8 7 DOWNTO 1 ;
REG8 7 : 0;
END IF;
END IF;
Q REG8;
QB REG8 0 ;
END PROCESS;
END EXX1;
仿真波形：
显示全部